Theory of high level synthesis for asic

目录
第一章 电子系统设计自动化技术与VHDL语言
§1.1 EDA技术的强大生命力
§1.2 高级综合技术的出现
§1.3 VHDL语言的产生与特点
§1.4 VHDL语言高级综合系统的组成
§1.5 VHDL语言多层次模拟的验证作用
§1.6 VHDL语言版本的发展
§1.7 本章小结
第二章 VHDL编译系统
§2.1 VHDL语言编译系统的作用与地位
§2.2 VHDL语言编译系统的结构及需求分析
§2.3 VHDL语言编译系统的设计
§2.4 VHDL语言词法分析器的设计与实现
§2.5 自动生成语法分析程序的工具—YACC简介
§2.6 VHDL语言语法分析器的设计
§2.7 VHDL编译系统符号表的管理
§2.8 VHDL语言编译系统中间格式的设计
§2.9 产生式的书写及冲突处理
§2.10 表达式的编译
§2.11 VHDL语言编译中层次问题及信息可见性问题
§2.12 VHDL语言中别名、重载、接口表、子程序的处理
§2.13 VHDL语言编译中指令结构分析
§2.14 编译器错误检查处理的内容和策略
§2.15 VHDL语言编译的错误处理
§2.16 VHDL语言编译中的信息变换
§2.17 本章小结
第三章 VHDL语言综合子集及其实现方法
§3.1 VHDL语言的可综合性
§3.2 VHDL语言综合子集的确立
§3.3 VHDL语言综合子集的实现方法
§3.4 HLS/BIT系统的设计流程
§3.5 本章小结
第四章 高级综合的基本内容和方法
§4.1 高级综合的模型
§4.2 操作的调度问题
§4.3 典型调度算法回顾
§4.4 资源分配问题
§4.5 HLS/BIT中的调度及分配算法
§4.6 控制信息的提取
§4.7 模拟验证方法及其实现
§4.8 模拟结果的比较分析
§4.9 本章小结
第五章 工艺映射技术
§5.1 引言
§5.2 工艺映射的处理时机
§5.3 逻辑综合系统中的工艺映射技术
§5.4 面向FPGA的工艺映射方法
§5.5 高级综合中的工艺映射
§5.6 寄存器传输级两级映射策略
§5.7 RTL工艺无关映射的形式描述
§5.8 RTL约束部件库
§5.9 基于决策树的RTL工艺无关映射
§5.10 知识制导的RTL工艺映射方法
§5.11 问题描述
§5.12 控制知识
§5.13 形式化算法
§5.14 RTL映射系统HLS/BIT—TECHMAP的实现
§5.15 智能约束部件库
§5.16 RTL工艺无关与工艺相关的映射
§5.17 与FPGA开发系统的接口
§5.18 RTL映射结果的模拟验证方法
§5.19 运行示例及工艺映射结果分析
§5.20 本章小结
第六章 逻辑图自动生成技术
§6.1 逻辑图自动生成的意义
§6.2 逻辑图自动生成的技术特点
§6.3 基于知识的逻辑图自动生成系统
§6.4 逻辑图自动生成系统的总体设计目标
§6.5 自动划分
§6.6 自动布局
§6.7 自动布线
§6.8 逻辑图的输出
§6.9 用户界面及图形管理的设计
§6.10 用户界面及图形管理的实现
§6.11 本章小结
第七章 VHDL语言模拟及调试方法
§7.1 VHDL模拟特性及VHDL发展分析
§7.2 VHDL模拟器模型建立简介
§7.3 VHDL模拟实现的主要数据结构
§7.4 VHDL模拟算法
§7.5 模拟器VSD/BIT简介
§7.6 本章小结
第八章 VHDL语言应用技术
§8.1 VHDL语言描述与硬件实现
§8.2 硬件器件与VHDL语法现象的对应
§8.3 VHDL语言对CPU的建模
§8.4 神经元芯片NPS的VHDL描述与模拟
§8.5 条码阅读预处理器的FPGA设计
§8.6 流水线结构行为级VHDL语言描述方法
§8.7 本章小结
参考文献
本书专用术语中英文对照