Fundamentals of digital logic with VHDL design

第1章电路设计概述

1.1数字硬件

1.2设计流程

1.3数宁硬件设计

1.4本书涵盖的逻辑电路设计

1.5理论与实践

1.6进制数

参考文献

第2章逻辑电路简介

2.1变量和函数

2.2反相

2.3真值表

2.4逻辑门电路和网络

2.5布尔代数

2.6使用与门、或门、非门实现综合

2.7与非门和或非门逻辑网络

2.8设计示例

2.9 cad工具介绍

2.10vhdl简介

2.11本章小结

.2.12例题讲解

参考文献

第3章电路实现技术

3.1晶体管开关

3.2nmos逻辑门电路

3.3cmos逻辑门电路

3.4负逻辑系统

3.5标准芯片

3.6可编程逻辑器件

3.7定制芯片、标准单元和门阵列

3.8实际因素

3.9传输门

3.10 spld、cpld、fpga的电路实现细节

3.11本章小结

3.12例题讲解

参考文献

第4章逻辑函数优化实现

4.1卡诺图

4.2优化策略

4.3和之积形式成本最低的实现

4.4不完全确定函数

4.5多输出电路

4.6多级综合

4.7多级电路的分析

4.8立方体表示

4.9使用列表法求解成本最低的覆盖

4.10使用立方体法求解最低成本覆盖

4.11实际设计中需要考虑的因素

4.12使用vhdl代码实现电路综合的示例

4.13本章小结

4.14例题讲解

参考文献

第5章数制和运算电路

5.1数字系统：卜的数制

5.2无符号数的加法

5.3有符号数

5.4快速加法器

5.5使用cad工具设计运算电路

5.6乘法

5.7其他数制

5.8ascii字符编码

5.9例题讲解

参考文献

第6章组合逻辑电路模块

6.1多路复用器

6.2泽码器

6.3编码器

6.4编码转换器

6.5运算比较电路

6.6使用vhdl实现组合逻辑电路

6.7本章小结

6.8例题讲解

参考文献

第7章触发器、寄存器、计数器、和简单处理器

7.1基本锁存器

7.2门控sr锁存器

7.3门控d锁存器

7.4主-从d触发器和边沿触发d触发器

7.5t触发器

7.6jk触发器

7.7锁存器与触发器术语小结

7.8寄存器

7.9计数器

7.10复位同步

7.11其他类型的计数器

7.12在cad工具中使用存储元件

7.13在cad工具中使用寄存器和计数器

7.14设计示例

7.15触发器电路的时序分析

7.16本章小结

7.17例题讲解

参考文献

第8章同步时序电路

8.1基本设计步骤

8.2状态赋值

8.3 mealy状态模型

8.4使用cad工具设计有限状态机

8.5串行加法器示例

8.6状态化简

8.7使用时序电路方法设计计数器

8.8使用fsm构建判决器电路

8.9同步时序电路分析

8.10算法状态机(asm)图

8.11时序电路的正式模型

8.12本章小结

8.13例题讲解

参考文献

第9章异步时序电路

9.1异步行为

9.2异步电路分析

9.3异步电路的综合

9.4状态化简

9.5状态赋值

9.6冒险

9.7完整的设计示例

9.8本章小结

9.9例题讲解

参考文献

第10章数字系统设计

10.1构建模块电路

10.2设计示例

10.3时钟同步

10.4本章小结

参考文献

第11章逻辑电路测试

11.1故障模型

11.2测试集的复杂度

11.3通路敏化

11.4树型结构电路

11.5随机测试

11.6时序电路的测试

11.7内置自测技术

11.8印刷电路板

11.9本章小结

参考文献

第12章计算机辅助设计工具

12.1电路综合

12.2物理设计

12.3本章小结

参考文献