简介
何宾编著的这本《Xilinx FPGA数字设计(从门级到行为级双重HDL描述立体化教程)》是为高等学校电子信息类和其他相关专业而编写的数字系统设计课程教材。本书共分为11章，主要内容包括数字逻辑基础、可编程逻辑器件工艺和结构、Xilinx ISE设计流程、VHDL语言规范、VetilogHDL语言规范、基本数字逻辑单元HDL描述、基于HDL数字系统实现、数字系统高级设计技术、基于IP核数学系统实现、数模混合系统设计、软核处理器PicoBlaze原理及应用。根据数字系统相关课程的教学要求和实际教学实践体会，本书将传统本科的数字电子技术、数字逻辑课程和基于HDL的复杂数字系统设计课程相融合，遵循循序渐进、由浅入深的原则，内容从*基础的数字逻辑理论、组合逻辑和时序逻辑电路，到HDL语言和基于HDL语言的复杂数字系统设计。为了方便教师教学和学生自学，书中给出了大量的设计实例。本书可作为本科生和研究生相关课程的教材，也可作为从事Xilinx可编程逻辑器件设计的设计人员的参考用书，同时也可作为Xilinx相关培训的授课教材。
目录
第1章 数字逻辑基础
1.1 数字逻辑的发展史
1.2 开关系统
1.2.1 0和1的概念
1.2.2 开关系统的优势
1.2.3 晶体管作为开关
1.2.4 半导体物理器件
1.2.5 半导体逻辑电路
1.2.6 逻辑电路符号描述
1.3 半导体数字集成电路
1.3.1 集成电路的发展
1.3.2 集成电路构成
1.3.3 集成电路版图
1.4 基本逻辑门电路分析
1.4.1 基本逻辑门电路的描述
1.4.2 逻辑门电路的传输特性
1.4.3 基本逻辑门集成电路
1.4.4 不同工艺逻辑门的连接
1.5 逻辑代数理论
1.5.1 逻辑代数中运算关系
1.5.2 逻辑函数表达式
1.6 逻辑表达式的化简
1.6.1 使用运算律化简逻辑表达式
1.6.2 使用卡诺图化简逻辑表达式
1.6.3 不完全指定逻辑功能的化简
1.6.4 输入变量的卡诺图表示
1.7 毛刺产生及消除
1.8 数字码制表示和转换
1.8.1 数字码制表示
1.8.2 数字码制转换
1.9 组合逻辑电路
1.9.1 编码器
1.9.2 译码器
1.9.3 码转换器
1.9.4 数据选择器
1.9.5 数据比较器
1.9.6 加法器
1.9.7 减法器
1.9.8 加法器/减法器
1.9.9 乘法器
1.10 时序逻辑电路
1.10.1 时序逻辑电路类型
1.10.2 时序逻辑电路特点
1.10.3 基本SR锁存器
1.10.4 同步SR锁存器
1.10.5 D锁存器
1.10.6 D触发器
1.10.7 其他触发器
1.10.8 普通寄存器
1.10.9 移位寄存器
1.10.10 存储器
1.11 有限自动状态机
1.11.1 有限自动状态机原理
1.11.2 状态图表示及实现
1.11.3 三位计数器
第2章 可编程逻辑器件工艺和结构
2.1 可编程逻辑器件发展历史
2.2 可编程逻辑器件工艺
2.3 可编程逻辑器件结构
2.3.1 PROM原理及结构
2.3.2 PAL原理及结构
2.3.3 PLA原理及结构
2.3.4 CPLD原理及结构
2.3.5 FPGA原理及结构
2.3.6 CPLD和FPGA比较
2.4 Xilinx可编程逻辑器件
2.4.1 Xilinx CPLD芯片介绍
2.4.2 Xilinx FPGA芯片介绍
2.4.3 Xilinx PROM芯片介绍
第3章 Xilinx ISE设计流程
3.1 ISE设计套件介绍
3.2 创建新的设计工程
3.3 ISE开发平台主界面及功能
3.3.1 Design（设计）面板
3.3.2 Console（控制台）面板
3.3.3 Workspace
3.4 创建并添加新源文件
3.5 添加设计代码
3.5.1 Verilog HDL设计代码的添加
3.5.2 VHDL设计代码的添加
3.6 设计综合
3.6.1 Xilinx综合工具功能
3.6.2 设计综合
3.7 设计行为仿真
3.7.1 为Verilog HDL设计添加测试向量
3.7.2 为VHDL设计添加测试向量
3.7.3 运行行为仿真
3.8 添加引脚约束文件
3.9 设计实现
3.9.1 运行设计实现工具
3.9.2 查看布局布线结果
3.10 布局布线后仿真
3.11 产生比特流文件
3.12 下载比特流文件到FPGA
3.13 生成存储器配置文件并烧写存储器
3.13.1 生成BPI存储器配置文件
3.13.2 编程BPI文件到BPI存储器
……
第4章 VHDL语言规范
第5章 Verilog HDL语言规范
第6章 基本数字逻辑单元HDL描述
第7章 基于HDL数字系统实现
第8章 数字系统高级设计技术
第9章 基于IP核数字系统实现
第10章 数模混合系统设计
第11章 软核处理器PicoBlaze原理及应用
附录 Verilog HDL（IEEE 1364—2005）关键字列表
参考文献
1.1 数字逻辑的发展史
1.2 开关系统
1.2.1 0和1的概念
1.2.2 开关系统的优势
1.2.3 晶体管作为开关
1.2.4 半导体物理器件
1.2.5 半导体逻辑电路
1.2.6 逻辑电路符号描述
1.3 半导体数字集成电路
1.3.1 集成电路的发展
1.3.2 集成电路构成
1.3.3 集成电路版图
1.4 基本逻辑门电路分析
1.4.1 基本逻辑门电路的描述
1.4.2 逻辑门电路的传输特性
1.4.3 基本逻辑门集成电路
1.4.4 不同工艺逻辑门的连接
1.5 逻辑代数理论
1.5.1 逻辑代数中运算关系
1.5.2 逻辑函数表达式
1.6 逻辑表达式的化简
1.6.1 使用运算律化简逻辑表达式
1.6.2 使用卡诺图化简逻辑表达式
1.6.3 不完全指定逻辑功能的化简
1.6.4 输入变量的卡诺图表示
1.7 毛刺产生及消除
1.8 数字码制表示和转换
1.8.1 数字码制表示
1.8.2 数字码制转换
1.9 组合逻辑电路
1.9.1 编码器
1.9.2 译码器
1.9.3 码转换器
1.9.4 数据选择器
1.9.5 数据比较器
1.9.6 加法器
1.9.7 减法器
1.9.8 加法器/减法器
1.9.9 乘法器
1.10 时序逻辑电路
1.10.1 时序逻辑电路类型
1.10.2 时序逻辑电路特点
1.10.3 基本SR锁存器
1.10.4 同步SR锁存器
1.10.5 D锁存器
1.10.6 D触发器
1.10.7 其他触发器
1.10.8 普通寄存器
1.10.9 移位寄存器
1.10.10 存储器
1.11 有限自动状态机
1.11.1 有限自动状态机原理
1.11.2 状态图表示及实现
1.11.3 三位计数器
第2章 可编程逻辑器件工艺和结构
2.1 可编程逻辑器件发展历史
2.2 可编程逻辑器件工艺
2.3 可编程逻辑器件结构
2.3.1 PROM原理及结构
2.3.2 PAL原理及结构
2.3.3 PLA原理及结构
2.3.4 CPLD原理及结构
2.3.5 FPGA原理及结构
2.3.6 CPLD和FPGA比较
2.4 Xilinx可编程逻辑器件
2.4.1 Xilinx CPLD芯片介绍
2.4.2 Xilinx FPGA芯片介绍
2.4.3 Xilinx PROM芯片介绍
第3章 Xilinx ISE设计流程
3.1 ISE设计套件介绍
3.2 创建新的设计工程
3.3 ISE开发平台主界面及功能
3.3.1 Design（设计）面板
3.3.2 Console（控制台）面板
3.3.3 Workspace
3.4 创建并添加新源文件
3.5 添加设计代码
3.5.1 Verilog HDL设计代码的添加
3.5.2 VHDL设计代码的添加
3.6 设计综合
3.6.1 Xilinx综合工具功能
3.6.2 设计综合
3.7 设计行为仿真
3.7.1 为Verilog HDL设计添加测试向量
3.7.2 为VHDL设计添加测试向量
3.7.3 运行行为仿真
3.8 添加引脚约束文件
3.9 设计实现
3.9.1 运行设计实现工具
3.9.2 查看布局布线结果
3.10 布局布线后仿真
3.11 产生比特流文件
3.12 下载比特流文件到FPGA
3.13 生成存储器配置文件并烧写存储器
3.13.1 生成BPI存储器配置文件
3.13.2 编程BPI文件到BPI存储器
……
第4章 VHDL语言规范
第5章 Verilog HDL语言规范
第6章 基本数字逻辑单元HDL描述
第7章 基于HDL数字系统实现
第8章 数字系统高级设计技术
第9章 基于IP核数字系统实现
第10章 数模混合系统设计
第11章 软核处理器PicoBlaze原理及应用
附录 Verilog HDL（IEEE 1364—2005）关键字列表
参考文献
Xilinx FPGA数字设计——从门级到行为级双重HDL描述（高等学校电子信息
- 名称
- 类型
- 大小
光盘服务联系方式: 020-38250260 客服QQ：4006604884
云图客服：
用户发送的提问，这种方式就需要有位在线客服来回答用户的问题，这种 就属于对话式的,问题是这种提问是否需要用户登录才能提问
Video Player
×
Audio Player
×
pdf Player
×
