微信扫一扫,移动浏览光盘
简介
《FPGA技术开发(高级篇)》系统介绍了利用EDA软件开发FPGA的基本流程,FPGA高级开发技术以及FPGA发展的趋势等。全书内容主要包括第三方EDA软件介绍;xilinx公司开发软件ISE简介;利用嵌入式逻辑分析仪调试FPGA的方法与技巧;FPGA底层开发技术——源语、约束与伪指令的设计;对Xilinx公司IP软核与嵌入式硬件资源的介绍;结合开发实例详细介绍FPGA在通信系统中的应用等。
目录
第1章第三方EDA工具
1.1Modelsim及其应用——前仿真、后仿真的作用与区别
1.1.1仿真的意义与Modelsim软件
1.1.2测试向量
1.1.3利用Modelsim进行仿真
1.2Synplify/SynplifyPro及其应用
1.2.1Synplify/SynplifyPro简介
1.2.2利用Synplify/SynplifyPro进行综合设计与约束的设定
1.3Debussy及其应用
1.3.1Debussy简介
1.3.2利用Debussy进行调试
习题
第2章Xilinx开发设计软件ISE介绍——厂商的开发软件
2.1ISE开发软件简介
2.2ISE开发流程
2.2.1新建项目
2.2.2选择器件
2.2.3添加源文件
2.2.4引脚分配
2.2.5项目执行
2.2.6配置bit文件
2.3综合与实现
2.3.1Synthesize—XST(XilinxSynthesisTechnology)
2.3.2ImplementDesign
2.4利用ISE软件对E2pROM的配置
习题
第3章嵌入式逻辑分析仪的应用——一种高级的调试手段
3.1嵌入式逻辑分析仪的意义
3.2Xilinx公司的嵌入式逻辑分析仪ChipScopePro
3.2.1ChipscopePro简介
3.2.2ChipscopePro的构成
3.2.3ChipscopePro设计流程
习题
第4章伪指令、源语与约束设计——FPGA高级设计
4.1伪指令、源语与约束的意义
4.1.1伪指令
4.1.2源语
4.1.3约束
4.2伪指令——Xilinx中伪指令的设计
4.2.1Xilinx中的编译伪指令
4.2.2Xilinx扣的综合伪指令
4.3源语——Xilinx中源语的设计
4.3.1Xilinx中的源语
4.3.2源语设计实例
4.4约束——Xilinx和约束的设计
4.4.1Xilinx户的约束文件
4.4.2约束设计实例
习题
第5章IP软核的设计——简化设计的一种方法
5.1FPGA的p软核简介
5.1.1IP软核简介
5.1.2IP软核生成器
5.2移位寄存器IP软核
5.2.1模块简介
5.2.2模块特点
5.2.3模块模型
5.2.4配置方式
5.38B/10B编解码软核
5.3.1模块简介
5.3.2算法原理
5.3.3模块特点
5.3.4功能模块
5.3.5配置方式
5.4CORDIC算法IP软核
5.4.1算法简介
5.4.2算法原理
5.4.3模块特点
5.4.4引脚定义
5.4.5配置方式
5.5DDS算法IP软核
5.5.1模块简介
5.5.2算法原理
5.5.3模块特点
5.5.4配置方式
5.6PCI接口IP软核
5.6.1接口简介
5.6.2模块特点
5.6.3总线命令与时序
5.6.4配置方式
5.7DDRⅡ接口IP软核
5.7.1DDRⅡ简介
5.7.2模块特点
5.7.3硬件框图
5.7.4配置方式
习题
第6章嵌入式硬件资源——FPGA的发展趋势之一
6.1嵌入式硬件资源的发展现状
6.2DSP资源
6.2.1嵌入式DSP简介
6.2.2DSP48Tile简介
6.2.3DSP48Slice模型
6.3时钟及锁相环资源
6.3.1时钟及锁相环简介
6.3.2锁相环
6.3.3时钟管理器
6.3.4时钟管理模块
6.4存储器资源
6.4.1嵌入式存储器简介
6.4.2BlockRAM特点
6.4.3BlockRAM端口模型
6.5高速收发器资源
6.5.1SERDES技术简介
6.5.2SERDES接口组成
6.5.3GTX/GTP结构
6.6以太网MAC资源
6.6.1以太网MAC简介
6.6.2以太网MAC结构
6.6.3接口配置
6.7嵌入式处理器PowerPC资源
6.7.1嵌入式PowerPC简介
6.7.2PowerPC硬件结构
6.7.3PowerPC的总线接口
6.7.4PowerPC指令集
6.8可扩展处理平台—Zynq系列
6.8.1可扩展处理平台简介
6.8.2Zynq系列硬件结构
6.8.3Zynq系列资源
6.8.4Zynq开发流程
习题
第7章FPGA在通信系统中的应用
7.1M序列发生器的FPGA设计实例
7.1.1M序列的特点及应用
7.1.2M序列产生的原理
7.1.3利用FPGA设计M序列发生器
7.1.4Modelsim仿真与Chipscope调试
7.2DDS直接频率合成器的FPGA设计实例
7.2.1DDS基本原理及性能特点
7.2.2DDS的工作原理
7.2.3利用FPGA设计DDS直接频率合成器
7.2.4Modelsim仿真与Chipscope调试
7.3循环冗余校验CRC的FPGA设计实例
7.3.1循环冗余校验CRC的基本原理及性能特点
7.3.2CRC的实现方法
7.3.3利用FPGA设计循环冗余校验CRC
7.3.4Modelsim仿真与Chipscope调试
7.4MDIO接口的FPGA设计实例
7.4.1PHY芯片及MDIO接口简介
7.4.2利用FPGA设计MDIO接口
7.4.3Modelsim仿真与Chipscope调试
7.5MAC接口的FPGA设计实例
7.5.1MAC接口的基本原理及应用
7.5.2利用FPGA设计MAC接口
7.5.3Modelsim仿真与chipscope调试
习题
参考文献
1.1Modelsim及其应用——前仿真、后仿真的作用与区别
1.1.1仿真的意义与Modelsim软件
1.1.2测试向量
1.1.3利用Modelsim进行仿真
1.2Synplify/SynplifyPro及其应用
1.2.1Synplify/SynplifyPro简介
1.2.2利用Synplify/SynplifyPro进行综合设计与约束的设定
1.3Debussy及其应用
1.3.1Debussy简介
1.3.2利用Debussy进行调试
习题
第2章Xilinx开发设计软件ISE介绍——厂商的开发软件
2.1ISE开发软件简介
2.2ISE开发流程
2.2.1新建项目
2.2.2选择器件
2.2.3添加源文件
2.2.4引脚分配
2.2.5项目执行
2.2.6配置bit文件
2.3综合与实现
2.3.1Synthesize—XST(XilinxSynthesisTechnology)
2.3.2ImplementDesign
2.4利用ISE软件对E2pROM的配置
习题
第3章嵌入式逻辑分析仪的应用——一种高级的调试手段
3.1嵌入式逻辑分析仪的意义
3.2Xilinx公司的嵌入式逻辑分析仪ChipScopePro
3.2.1ChipscopePro简介
3.2.2ChipscopePro的构成
3.2.3ChipscopePro设计流程
习题
第4章伪指令、源语与约束设计——FPGA高级设计
4.1伪指令、源语与约束的意义
4.1.1伪指令
4.1.2源语
4.1.3约束
4.2伪指令——Xilinx中伪指令的设计
4.2.1Xilinx中的编译伪指令
4.2.2Xilinx扣的综合伪指令
4.3源语——Xilinx中源语的设计
4.3.1Xilinx中的源语
4.3.2源语设计实例
4.4约束——Xilinx和约束的设计
4.4.1Xilinx户的约束文件
4.4.2约束设计实例
习题
第5章IP软核的设计——简化设计的一种方法
5.1FPGA的p软核简介
5.1.1IP软核简介
5.1.2IP软核生成器
5.2移位寄存器IP软核
5.2.1模块简介
5.2.2模块特点
5.2.3模块模型
5.2.4配置方式
5.38B/10B编解码软核
5.3.1模块简介
5.3.2算法原理
5.3.3模块特点
5.3.4功能模块
5.3.5配置方式
5.4CORDIC算法IP软核
5.4.1算法简介
5.4.2算法原理
5.4.3模块特点
5.4.4引脚定义
5.4.5配置方式
5.5DDS算法IP软核
5.5.1模块简介
5.5.2算法原理
5.5.3模块特点
5.5.4配置方式
5.6PCI接口IP软核
5.6.1接口简介
5.6.2模块特点
5.6.3总线命令与时序
5.6.4配置方式
5.7DDRⅡ接口IP软核
5.7.1DDRⅡ简介
5.7.2模块特点
5.7.3硬件框图
5.7.4配置方式
习题
第6章嵌入式硬件资源——FPGA的发展趋势之一
6.1嵌入式硬件资源的发展现状
6.2DSP资源
6.2.1嵌入式DSP简介
6.2.2DSP48Tile简介
6.2.3DSP48Slice模型
6.3时钟及锁相环资源
6.3.1时钟及锁相环简介
6.3.2锁相环
6.3.3时钟管理器
6.3.4时钟管理模块
6.4存储器资源
6.4.1嵌入式存储器简介
6.4.2BlockRAM特点
6.4.3BlockRAM端口模型
6.5高速收发器资源
6.5.1SERDES技术简介
6.5.2SERDES接口组成
6.5.3GTX/GTP结构
6.6以太网MAC资源
6.6.1以太网MAC简介
6.6.2以太网MAC结构
6.6.3接口配置
6.7嵌入式处理器PowerPC资源
6.7.1嵌入式PowerPC简介
6.7.2PowerPC硬件结构
6.7.3PowerPC的总线接口
6.7.4PowerPC指令集
6.8可扩展处理平台—Zynq系列
6.8.1可扩展处理平台简介
6.8.2Zynq系列硬件结构
6.8.3Zynq系列资源
6.8.4Zynq开发流程
习题
第7章FPGA在通信系统中的应用
7.1M序列发生器的FPGA设计实例
7.1.1M序列的特点及应用
7.1.2M序列产生的原理
7.1.3利用FPGA设计M序列发生器
7.1.4Modelsim仿真与Chipscope调试
7.2DDS直接频率合成器的FPGA设计实例
7.2.1DDS基本原理及性能特点
7.2.2DDS的工作原理
7.2.3利用FPGA设计DDS直接频率合成器
7.2.4Modelsim仿真与Chipscope调试
7.3循环冗余校验CRC的FPGA设计实例
7.3.1循环冗余校验CRC的基本原理及性能特点
7.3.2CRC的实现方法
7.3.3利用FPGA设计循环冗余校验CRC
7.3.4Modelsim仿真与Chipscope调试
7.4MDIO接口的FPGA设计实例
7.4.1PHY芯片及MDIO接口简介
7.4.2利用FPGA设计MDIO接口
7.4.3Modelsim仿真与Chipscope调试
7.5MAC接口的FPGA设计实例
7.5.1MAC接口的基本原理及应用
7.5.2利用FPGA设计MAC接口
7.5.3Modelsim仿真与chipscope调试
习题
参考文献
FPGA技术开发,高级篇
光盘服务联系方式: 020-38250260 客服QQ:4006604884
云图客服:
用户发送的提问,这种方式就需要有位在线客服来回答用户的问题,这种 就属于对话式的,问题是这种提问是否需要用户登录才能提问
Video Player
×
Audio Player
×
pdf Player
×
亲爱的云图用户,
光盘内的文件都可以直接点击浏览哦
无需下载,在线查阅资料!