FPGA-based system design

目录
译者序
前言
第1章 基于FPGA的系统
1.1 概述
1.2 基本概念
1.2.1 布尔代数
1.2.2 原理图与逻辑符号
1.3 数字设计和FPGA
1.3.1 FPGA的作用
1.3.2 FPGA的类型
1.3.3 FPGA与定制VLSl的比较
1.4 基于FPGA的系统设计
1.4.1 目标和方法
1.4.2 分级设计
1.4.3 设计抽象
1.4.4 方法学
1.5 小结
1.6 习题
第2章 VLSl技术
2.1 概述
2.2 制造工艺
2.3 半导体特性
2.4 CMOS逻辑门
2.4.1 静态互补门
2.4.2 门延迟
2.4.3 功耗
2.4.4 驱动大负载
2.4.5 低功耗门
2.4.6 开关逻辑
2.5 连线
2.5.1 连线的结构
2.5.2 连线的寄生现象
2.5.3 金属线模型
2.5.4 通过RC传输线的延迟
2.5.5 RC传输线中的缓冲器插入
2.5.6 RC线间的串扰
2.6 寄存器和随机存储器
2.6.1 寄存器的结构
2.6.2 随机存储器
2.7 封装与焊盘
2.7.1 封装
2.7.2 焊盘
2.8 小结
2.9 习题
第3章 FPGA层构
3.1 概述
3.2 FPGA的体系结构
3.3 基于SRAM的FPGA
3.3.1 概述
3.3.2 逻辑器件
3.3.3 互连网络
3.3.4 配置
3.4 永久性编程的FPGA
3.4.1 反熔丝
3.4.2 Flash配置
3.4.3 逻辑模块
3.4.4 互连网络
3.4.5 编程
3.5 芯片的I／O
3.6 FPGA层构的电路设计
3.6.1 逻辑器件
3.6.2 互连
3.7 FPGA的层构体系
3.7.1 逻辑器件参数
3.7.2 互连结构
3.7.3 引脚输出
3.8 小结
3.9 习题
第4章 组合逻辑
4.1 概述
4.2 逻辑设计过程
4.3 硬件描述语言
4.3.1 用HDL(硬件描述语言)进行建模
4.3.2 Verilog
4.3.3 VHDl
4.4 组合网络延迟
4.4.1 延迟描述
4.4.2 门延迟和连线延迟
4.4.3 扇出
4.4.4 路径延迟
4.4.5 延迟和物理设计
4.5 功率和能量优化
4.6 算术逻辑
4.6.1 数字描述
4.6.2 组合移位器
4.6.3 加法器
4.6.4 ALU
4.6.5 乘法器
4.7 FPGA的逻辑实现
4.7.1 句法引导翻译
4.7.2 用宏来实现逻辑
4.7.3 逻辑综合
4.7.4 工艺无关逻辑优化
4.7.5 工艺相关逻辑优化
4.7.6 FPGA的逻辑综合
4.8 FPGA的物理设计
4.8.1 布局
4.8.2 布线
4.9 再次考察逻辑设计过程
4.10 小结
4.11 习题
第5章 时序机
5.1 概述
5.2 时序机设计过程
5.3 时序设计格式
5.3.1 状态转换和寄存器传输级模型
5.3.2 有限状态机理论
5.3.3 状态赋值
5.3.4 Verilog建模风格
5.4 时序法则
5.4.1 触发器和锁存器
5.4.2 时序规则
5.5 性能分析
5.5.1 基于触发器系统的性能
5.5.2 基于锁存器系统的性能
5.5.3 时钟偏差
5.5.4 调整
5.6 功率优化
5.7 小结
5.8 习题
第6章 整体结构
6.1 概述
6.2 行为级设计
6.2.1 数据路径控制器结构
6.2.2 时间调度和分配
6.2.3 功率
6.2.4 流水线技术
6.3 设计方法学
6.3.1 设计过程
6.3.2 设计标准
6.3.3 设计验证
6.4 设计举例
6.5 小结
6.6 习题
第7章 大规模系统
7.1 概述
7.2 总线
7.2.1 协议和规范
7.2.2 总线的逻辑设计
7.2.3 微处理器和系统总线
7.3 FPGA平台
7.3.1 FPGA平台的整体结构
7.3.2 串行U0
7.3.3 存储器
7.3.4 CPU和嵌入式乘法器
7.4 多FPGA系统
7.4.1 多FPGA系统中的约束
7.4.2 多FPGA之间的连线
7.4.3 多FPGA分割
7.5 新型结构
7.5.1 用FPGA搭建的机器
7.5.2 可替代的FPGA层构
7.6 小结
7.7 习题
附录A 术语表
附录8 硬件描述语言
参考文献
??W(
x