数字专用集成电路设计

目录
第一章　绪论
1.1　什么是专用集成电路？
1.2　ASIC的设计
1.3　全定制ASIC的设计方法
1.4　标准单元法的设计步骤
1.5　半定制专用集成电路
1.6　可编程专用集成电路
1.7　小结
2.1　FPGA的应用
第二章　现场可编程门阵（FPGA）
2.2　FPGA的工作速率
2.3　FPGA的设计和编程
2.4　FPGA的集成度
2.5　Actel生产的FPGA
2.6　Xilinx生产的FPGA
2.7　FPGA的选用
2.8　小结
第三章　CMOS基本原理
3.1　粒子的热运动
3.1.1 漂移
3.1.2　扩散
3.1.3　波茨曼分布
3.2　半导体
3.2.1　半导体基本概念
3.2.2 壁垒
3.3　MOS晶体管
3.3.1　MOS器件的结构
3.3.2　MOS器件物理性能
3.3.3　MOS器件电路性能
3.4　小结
第四章　CMOS集成电路的制造
4.1　概述
4.2　图案形成
4.3　硅栅CMOS工艺过程
4.4　成品率
4.5　几何设计规则
4.6　小结
第五章　数字ASIC设计特点
5.1　概述
5.2　CMOS组成的基本单元
5.2.1 “与非”、“或非”和“与或非”门
5.2.2　译码器、比较器和多路选择器
5.2.3 传输门和三态缓冲器
5.2.4　边缘敏感触发器
5.3　基本单元的分类
5.5　驱动能力、绝对扇出和相对扇出
5.4　信号的分类
5.6　电路延迟
5.7　扇入的影响
5.8　边缘缓慢
5.9　时钟缓冲
5.9.1 线形缓冲
6.9.2　树形缓冲
5.10　传输门
5.10.1 由传输门的双向性产生的条件
5.10.2 三态缓冲器的演变
5.11 三态缓冲器用于总线控制
5.11.1 译码器用于总线讲话器选择
5.11.2　降低总线负载
5.12　电源
5.13　ASIC设计不宜采用的电路
5.13.1 倍频器
5.13.2 延迟线
5.13.3　单稳触发器
5.13.4　片上振荡器
5.13.5　RS触发器
5.13.6　JK触发器
5.13.7　隐含触发器
5.13.8　错误使用控制元件
5.13.11 负时钟边缘
5.13.10 门控时钟
5.13.9 用触发器的输出作为另一触发器的时钟
5.13.12 异步清除（短复位脉冲）
5.13.13　异步清除（长复位脉冲）
5.13.14 中央时钟产生器
5.14　小结
第六章　同步设计技术
6.1 同步的定义
6.2　基本的同步部件
6.3　同步清除D型触发器
6.4　E型触发器
6.5　T型触发器
6.7　R型触发器
6.6　同步RS触发器
6.8　状态产生
6.8.1　状态的无条件执行
6.8.2　状态的有条件执行
6.9　中央允许产生器
6.10　同步清除
6.11　时钟歪斜的消除
6.12　小结
第七章　接口电路及存储器
7.1　异步接口
7.1.1 互相同步的系统
7.1.2 互相异步的同步系统
7.1.3 同步系统的异步输入
7.1.4 仅用边缘敏感单元的轮询和握手
7.1.5　握手发送数据的安全性
7.1.6　微处理器存储器映射中的ASIC
7.1.7 亚稳定性
7.2　RAM及其接口
7.2.1　RAM的使用
7.2.2 电平敏感锁存器
7.2.3 寄存器列
7.2.4　静态RAM
7.2.5　动态RAM
7.3.1　环形缓冲器
7.3　RAM的外围电路
7.3.2　线性变换和互交织码
7.3.3　FIFO
7.3.4 一般共享资源访问——君子协议
7.4　小结
第八章　ASIC系统设计
8.1　ASIC设计的性质
8.1.1 ASIC设计和通用IC设计的比较
8.1.2 决策观点和变换观点
8.2　ASIC设计过程
8.2.1 ASIC设计层次
8.2.2　ASIC设计的一般方法
8.2.3　设计系统的模型
8.3　系统的分割
8.3.1　ASIC的分割
8.3.2　简单功能电路的处理
8.3.3 重复的结构
8.3.4 全定制IC与可编程逻辑器件
8.3.5 高度异步的系统
8.4　流水线和串行处理
8.4.1 流水线
8.4.2 串行系统
8.5　小结
9.1　概述
第九章　ASIC的测试
9.2　批量生产的测试方法
9.2.1 故障的后果
9.2.2　决定测试方法的因素
9.3　测试的概念
9.3.1 已知良好电路
9.3.2　测试设备
9.3.3　初始化
9.3.4　“滞留”故障
9.3.5 可控制性和可观察性
9.3.6 可控制性对可观察性的影响
9.4.1 后设计法
9.4.2　特设法
9.4　测试方法
9.4.3 扫描路径
9.4.4　PRBS产生器和签字分析器
9.4.5 混合法
9.4.6 利用总线
9.4.7 测试RAM
9.5　控制的层次
9.6　测试矢量开发工具
9.6.1 结点活动性检查
9.6.3 测试矢量评价
9.6.4 自动生成测试矢量
9.6.2　可测试性分析器
9.7　小结
第十章　ASIC的高层次设计
10.1　概述
10.2　硬件描述语言（HDL）
10.2.1 逻辑图输入与HDL比较
10.2.2　HDL的发展
10.2.3 Verilog HDL简介
10.3　寄存器传送模型的特点
10.4　寄存器传送模型用的语言
10.5　用Pascal写的寄存器传送模型
10.5.1 数据结构
10.5.2　程序结构
10.5.3 举例——Pascal累加器模型
10.6　用HDL写的寄存器传送模型
10.7　小结
第十一章　ASIC设计工具举例
11.1 概述
11.2　天能工具的功能
11.2.1 逻辑符号库
11.2.2　绘图软件
11.2.3 网表翻译软件
11.2.4　模拟软件
11.2.5　掩模版图设计软件
11.2.6　版图库
11.3　天能工具应用举例
11.3.1　逻辑图输入
11.3.2 网表翻译
11.3.3　门层模拟
11.3.4 自动布局布线
11.4　小结
第十二章　结论
12.1　同步的分层次设计
12.2　异步单元
12.3　为生产而设计
12.4　结束语
附录A　CIF格式
附录B　GDSII格式