可编程逻辑器件应用实践

　　第1章 EDA技术概述
　　 1.1 EDA技术的发展概况
　　 1.2 可编程逻辑器件的发展概况
　　 1.2.1 PLD的发展
　　 1.2.2 PLD的主要特点
　　 1.3 PLD和其他技术的比较
　　 1.3.1 PLD和ASIC的比较-
　　 1.3.2 PLD和微处理器、DSP的比较
　　 1.4 硬件描述语言概述
　　 1.4.1 VHDL、Verilog和ABEL三种语言的对比
　　 1.4.2 VHDL语言
　　 1.5 EDA与传统电子设计方法
　　 1.5.1 EDA设计方法概述
　　 1.5.2 EDA设计方法的优势
　　 1.6 IP核
　　 1.6.1 IP的基本概念-
　　 1.6.2 IP的主要来源
　　 1.6.3 IP现状
　　第2章 PLD结构与应用
　　 2.1 PLD的分类和特点
　　 2.1.1 PLD的基本结构
　　 2.1.2 PLD的分类
　　 2.2 CPLD简介
　　 2.2.1 CHD产品概述
　　 2.2.2 Altera公司MAX7000系列CPLD的结构
　　 2.3 CPLD的编程与配置
　　 2.3.1 大规模可编程逻辑器件的编程工艺
　　 2.3.2 CPID的编程和FPGA的配置方式
　　 2.4 FPGA的基本结构
　　 2.4.1 FPGA的基本概念
　　 2.4.2 FPGA和CPID的选型
　　 2.4.3 FPGA三大厂商比较
　　 2.5 Altera CycloneⅡ FPGA器件介绍
　　 2.5.1 CycloneⅡ FPGA结构
　　 2.6 FPGA的配置
　　 2.6.1 串行配置器件
　　 2.6.2 FPGA配置方式
　　 2.6.3 FPGA配置举例
　　第3章 可编程逻辑器件的开发环境
　　 3.1 可编程数字系统设计的输入
　　 3.1.1 常用的可编程数字系统设计输入方式
　　 3.1.2 可编程逻辑器件的开发环境
　　 3.2 Altera开发环境MAX+plusⅡ使用入门
　　 3.2.1 原理图方式输入
　　 3.2.2 硬件描述语言VHDL输入
　　 3.3 QuartusⅡ软件的使用
　　 3.3.1 设计输入流程
　　 3.3.2 正弦信号数据.ROM定制
　　 3.4 Xilinx开发环境Fundation使用入门
　　 3.5 ISE集成开发环境使用入门
　　
　　 3.5.1 ISE集成开发环境介绍
　　 3.5.2 ISE集成开发环境设计流程
　　第4章 VGDL语言
　　 4.1 VHDL结构
　　 4.1.1 组合电路：二选一选择器
　　 4.1.2 D触发器的设计
　　 4.2 译码器与编码器
　　 4.2.1 译码器的设计
　　 4.2.2 编码器
　　 4.3 比较器
　　 4.4 数码转换电路
　　 4.5 算术运算
　　 4.5.1 数据类别
　　 4.5.2 进位的处理
　　 4.6 计数器
　　 4.6.1 4位加法计数器
　　 4.6.2 带有复位和时钟使能的十进制计数器
　　 4.7 移位寄存器
　　第5章 Verilog语言
　　 5.1 Verilog概述
　　 5.1.1 Verilog HDL历史与简介
　　 5.1.2 Verilog HDL的特点
　　 5.1.3 Wrilog HDL语言的描述风格
　　 5.2 Vefilog HDL结构
　　 5.2.1 组合逻辑：二选一选择器
　　 5.2.2 同步时序：D触发器
　　 5.2.3 Vefilog的基本规范
　　 5.3 运算符
　　 5.3.1 算术运算符
　　 5.3.2 关系运算符
　　 5.3.3 等式运算符
　　 5.3.4 逻辑运算符
　　 5.3.5 位操作符
　　 5.3.6 缩减(Reduction)操作符
　　 5.3.7 移位操作符
　　 5.3.8 条件操作符
　　 5.3.9 拼接操作符(Concatenation)
　　 5.3.10 运算符的执行顺序
　　 5.4 数据选择器
　　 5.4.1 case语句描述的4选1数据选择器
　　 5.4.2 casez描述的数据选择器
　　 5.4.3 if—else语句实现的4选1数据选择……