第1章  绪论
  1.1  EDA技术
  1.2  数字系统的设计
  1.3  思考与练习
第2章  可编程逻辑器件
  2.1  可编程逻辑器件概述
  2.2  CPLD的结构和工作原理
  2.3  FPGA的结构和工作原理
  2.4  主流FPGA/CPLD产品
  2.5  FPGA/PLD的设计流程
  2.6  FPGA与CPLD的对比
  2.7  思考与练习
第3章  Quartus Ⅱ开发软件
  3.1  概述
  3.2  Quartus Ⅱ 9.1管理器
  3.3  设计输入
  3.4  设计处理
  3.5  层次设计
  3.6  基于宏功能模块的设计
  3.7  思考与练习
第4章  ModelSim  6.5仿真软件
  4.1  概述
  4.2  ModelSim 6.5使用举例
  4.3  思考与练习
第5章  Verilog硬件描述语言
  5.1  Verilog HDL概述
  5.2  Verilog HDL的模块结构
  5.3  Verilog HDL的基本语法
  5.4  Verilog HDL的基本语句
  5.5  Verilog HDL的描述风格
  5.6  数字电路的仿真
  5.7  综合实例
  5.8  思考与练习
第6章  组合逻辑电路设计
  6.1  编码器和译码器
  6.2  数据选择器
  6.3  加法器
  6.4  乘法器
  6.5  其他组合逻辑电路
  6.6  综合实例
  6.7  思考与练习
第7章  时序逻辑电路设计
  7.1  触发器
  7.2  锁存器和寄存器
  7.3  移位寄存器
  7.4  分频器
  7.5  计数器
  7.6  其他时序逻辑电路
  7.7  综合实例
  7.8  思考与练习
第8章  有限状态机的设计
  8.1  有限状态机概述
  8.2  有限状态机的设计要点
  8.3  有限状态机设计实例
  8.4  思考与练习
第9章  数字系统设计实例
  9.1  数字跑表的设计
  9.2  交通灯控制器的设计
  9.3  自动售货机的设计
  9.4  ADC0809采样控制模块的设计
  9.5  可控脉冲发生器的设计
  9.6  思考与练习
第10章  基于FPGA的数字系统设计实例
  10.1  基于FPGA的多功能数字钟的设计
  10.2  基于FPGA的信号发生器的设计
  10.3  基于FPGA的密码锁的设计
  10.4  思考与练习
附录A  Verilog HDL关键字（IEEE Std1364-1995）
附录B  Verilog HDL关键字（IEEE Std1364-2001）
附录C  Verilog-2001语法结构
附录D  Verilog-2002语法结构
参考文献