CMOS数字集成电路——分析与设计（第四版）

第1章 概论
1.1 发展历史
1.2 本书的目标和结构
1.3 电路设计举例
1.4 VLSI设计方法综述
1.5 VLSI设计流程
1.6 设计分层
1.7 规范化、模块化和本地化的概念
1.8 VLSI的设计风格
1.9 设计质量
1.10 封装技术
1.11 计算机辅助设计技术
习题

第2章 MOS场效应管的制造
2.1 概述
2.2 制造工艺的基本步骤
2.3 CMOS n阱工艺
2.4 CMOS技术的发展
2.5 版图设计规则
2.6 全定制掩膜版图设计
习题

第3章 MOS晶体管
3.1 金属-氧化物-半导体（MOS）结构
3.2 外部偏置下的MOS系统
3.3 MOS场效应管（MOSFET）的结构和作用
3.4 MOSFET的电流-电压特性
3.5 MOSFET的收缩和小尺寸效应
3.6 MOSFET电容
习题

第4章 用SPICE进行MOS管建模
4.1 概述
4.2 基本概念
4.3 一级模型方程
4.4 二级模型方程
4.5 三级模型方程
4.6 先进的MOSFET模型
4.7 电容模型
4.8 SPICE MOSFET模型的比较
附录 典型SPICE模型参数
习题

第5章 MOS反相器的静态特性
5.1 概述
5.2 电阻负载型反相器
5.3 MOSFET负载反相器
5.4 CMOS反相器
附录 小尺寸器件CMOS反相器的尺寸设计趋势
习题

第6章 MOS反相器的开关特性和体效应
6.1 概述
6.2 延迟时间的定义
6.3 延迟时间的计算
6.4 延迟限制下的反相器设计
6.5 互连线电容的估算
6.6 互连线延迟的计算
6.7 CMOS反相器的开关功耗
附录 超级缓冲器的设计
习题

第7章 组合MOS逻辑电路
7.1 概述
7.2 带伪nMOS（pMOS）负载的MOS逻辑电路
7.3 CMOS逻辑电路
7.4 复杂逻辑电路
7.5 CMOS传输门
习题

第8章 时序MOS逻辑电路
8.1 概述
8.2 双稳态元件的特性
8.3 SR锁存电路
8.4 钟控锁存器和触发器电路
8.5 钟控存储器的时间相关参数
8.6 CMOS的D锁存器和边沿触发器
8.7 基于脉冲锁存器的钟控存储器
8.8 基于读出放大器的触发器
8.9 时钟存储器件中的逻辑嵌入
8.10 时钟系统的能耗及其节能措施
附录
习题

第9章 动态逻辑电路
9.1 概述
9.2 传输晶体管电路的基本原理
9.3 电压自举技术
9.4 同步动态电路技术
9.5 动态CMOS电路技术
9.6 高性能动态逻辑CMOS电路
习题

第10章 半导体存储器
10.1 概述
10.2 动态随机存储器（DRAM）
10.3 静态随机存储器（SRAM）
10.4 非易失存储器
10.5 闪存
10.6 铁电随机存储器（FRAM）
习题

第11章 低功耗CMOS逻辑电路
11.1 概述
11.2 功耗综述
11.3 电压按比例降低的低功率设计
11.4 开关激活率的估算和优化
11.5 减小开关电容
11.6 绝热逻辑电路
习题

第12章 算术组合模块
12.1 概述
12.2 加法器
12.3 乘法器
12.4 移位器
习题

第13章 时钟电路与输入/输出电路
13.1 概述
13.2 静电放电（ESD）保护
13.3 输入电路
13.4 输出电路和L（di/dt）噪声
13.5 片内时钟生成和分配
13.6 闩锁现象及其预防措施
附录 片上网络：下一代片上系统（SoC）的新模式
习题

第14章 产品化设计
14.1 概述
14.2 工艺变化
14.3 基本概念和定义
14.4 实验设计与性能建模
14.5 参数成品率的评估
14.6 参数成品率的最大值
14.7 最坏情况分析
14.8 性能参数变化的最小化
习题

第15章 可测试性设计
15.1 概述
15.2 故障类型和模型
15.3 可控性和可观察性
15.4 专用可测试性设计技术
15.5 基于扫描的技术
15.6 内建自测（BIST）技术
15.7 电流监控IDDQ检测
习题

参考文献
物理和材料常数
公式