EDA技术与实验

　　第1章　概述
　　 1.1 EDA技术的发展
　　 1.1.1 EDA技术的基本特征
　　 1.1.2 EDA技术的发展
　　 1.2　嵌入式系统简介
　　 1.2.1　嵌入式系统定义
　　 1.2.2　嵌入式系统分类
　　　1.3 IP核
　　 1.4 SOPC技术
　　第2章 Ahera公司可编程逻辑器件简介
　　 2.1 CycloneⅡ器件
　　 2.2 Cyclone Ⅲ器件
　　 2.3 Stratix Ⅲ器件
　　第3章 Quartus Ⅱ
　　 3.1 Quartus Ⅱ软件介绍
　　 3.1.1 Quartus Ⅱ的主要功能
　　 3.1.2 Quartus Ⅱ的设计流程
　　 3.2 DE2介绍
　　 3.2.1 DE2开发平台
　　 3.2.2 DE2控制面板
　　 3.3　应用实例一：4位加法器
　　 3.4　应用实例二：正弦信号发生器
　　 3.4.1　顶层VHDL文件设计
　　 3.4.2　正弦信号数据ROM定制
　　 3.5　应用实例三：VGA显示及SRAM读写实例
　　第4章　Verilog语言
　　 4.1 Verilog概述
　　 4.1.1 Verilog HDL简介
　　 4.1.2 Verilog HDL语言的特点
　　 4.1.3 Verilog HDL的描述风格
　　 4.2 Verilog HDL结构
　　 4.3　运算符
　　 4.4　数据选择器
　　 4.5　编码器和译码器
　　 4.6　数字相关器
　　 4.7　计数器
　　 4.8　状态机
　　第5章　HDL编码指南
　　 5.1　概述
　　 5.2　基本编码方法
　　 5.3　可移植性编码
　　 5.4　时钟和Reset信号设计指南
　　 5.5　可综合性编码
　　 5.6　可综合划分
　　第6章　DSP硬件算法实现
　　 6.1　数字滤波算法FPGA实现
　　 6.1.1 FIR滤波器
　　 6.1.2 IIR滤波器
　　 6.1.3 FIR及IIR数字滤波器实现
　　 6.2 FFT和DCT变换
　　 6.2.1 FFl　算法
　　 6.2.2 DCT变换的FPGA实现
　　 6.3　双模式CORDIC算法的FPGA实现
　　 6.3.1 CORDIC算法简介
　　 6.3.2 CORDIC算法原理
　　 6.3.3 CORDIC算法的FPGA实现
　　 6.3.4　仿真结果与分析
　　 6.4　全数字锁相环（DPLL）FPGA实现
　　 6.4.1　数字锁相环简介
　　 6.4.2　数字锁相环原理
　　 6.4.3　数字锁相环的实现
　　 6.5 CRC校验
　　 6.5.1 CRC校验码原理
　　 6.5.2 CRC校验码编码
　　 6.5.3 CRC校验码的Verilgo实现
　　第7章　基于Nios Ⅱ的SOPC系统
　　 7.1 SOPC简介
　　 7.2 Nios Ⅱ嵌入式软核处理器
　　 7.2.1 Nios Ⅱ处理器特性
　　 7.2.2　可配置软核处理器
　　 7.3 Nios Ⅱ处理器架构
　　 7.3.1 寄存器文件
　　 7.3.2 ALU算术逻辑单元
　　 7.3.3 异常控制器和中断控制器
　　 7.3.4 存储器和I/O组织
　　 7.4 Avalon存储器映射桥接器
　　第8章　Nios Ⅱ系统设计实验
　　 8.1　Nios Ⅱ系统设计所需要的开发工具
　　 8.2　开发平台及工具简要介绍
　　 8.3　设计实例一：点亮7段LED数码管
　　 8.4　设计实例二：自定义PWM组件设计
　　第9章　FPGA工程应用实例
　　 9.1　数据采集与滤波系统
　　 9.2　电机控制器模块设计
　　 9.2.1　SPWM技术
　　 9.2.2　SPWM技术的FPGA实现
　　 9.2.3　数字PID控制模块设计
　　 9.3　DDS设计计
　　 　9.3.1 DDS技术原理
　　 9.3.2 DS模块的1WGA实现
　　 9.4　图像处理算法设计
　　 9.4.1　数字图像采集FPGA实现
　　 9.4.2　3×3中值滤波算法的FPGA实现
　　 9.4.3　简单图像增强算法的FPGA实现
　　 9.5　ModelSim仿真实验：三角波发生器
　　附录
　　 附录1 GW48教学实验系统简介
　　 附录2 DE2实验板引脚对照表
　　 附录3 Xinlinx公司FPGA器件配置电路
　　 附录4 Altera公司FPGA配置电路原理图
　　参考文献