Embedded System Design Based on FPGA

　　概述
　　 第一篇 Altera新型系列器件及Quartus Ⅱ软件
　　第1章 Altera新型系列器件简介
　　 1.1 MAx Ⅱ器件
　　 1.2 Cyclone器件
　　 1.3 Cyclone Ⅱ器件
　　 1.4 S1xatix器件
　　 1.5 S1xatix Ⅱ器件
　　 1.6 Stratlx Gx系列
　　 思考题
　　第2章 Quartus Ⅱ开发软件
　　 2.1 简介
　　 2.1.1 图形用户界面设计流程
　　 2.1.2 EDA工具设计流程
　　 2.1.3 命令行设计流程
　　 2.1.4 Quartus Ⅱ软件的主要设计特性
　　 2.2 Quartlls Ⅱ软件安装
　　 2.2.1 PC机系统配置
　　 2.2.2 Quartus Ⅱ软件的安装
　　 2.2.3 Quartus Ⅱ软件的授权
　　 2.3 Quartus Ⅱ软件的设计过程
　　 2.4 设计输入
　　 2.4.1 创建工程
　　 2.4.2 建立图形设计文件
　　 2.4.3 建立文本编辑文件
　　 2.4.4 建立存储器编辑文件
　　 2.5 设计项目的编译
　　 2.5.1 设计综合
　　 2.5.2 Quartus Ⅱ编译器窗口
　　 2.5.3 编译器选项设置
　　 2.5.4 引脚分配
　　 2.5.5 启动编译器
　　 2.5.6 查看适配结果
　　 2.6 设计项目的仿真验证
　　 2.6.1 创建一个仿真波形文件
　　 2.6.2 设计仿真
　　 2.6.3 仿真结果分析
　　 2.7 时序分析
　　 2.7.1 时序分析基本参数
　　 2.7.2 指定时序要求
　　 2.7.3 完成时序分析
　　 2.7.4 查看时序分析结果
　　 2.8 器件编程
　　 2.8.1 完成器件编程
　　 2.8.2 编程硬件驱动安装
　　 思考题与练习
　　第3章 Quartus Ⅱ软件与第三方工具
　　 3.1 ModelSim软件的使用
　　 3.1.1 ModelSim软件的主要结构
　　 3.1.2 ModelSim的简要使用方法
　　 3.1.3 在ModelSim SE中指定Altera的仿真库
　　 3.2 调用Synplify Pro综合工具设计流程
　　 3.3 ModelSim、Synplify和Quartus Ⅱ结合使用的流程
　　 3.4 HDL调试工具Debussy入门
　　 3.4.1 Debussy简介
　　 3.4.2 Debussy功能介绍
　　 3.4.3 波形分析
　　 3.4.4 原理图分析
　　 3.4.5 FSM分析
　　 3.4.6 设计调试实例
　　 3.4.7 FSDB文件的产生
　　 思考题
　　 第二篇 Quartus Ⅱ的Nios Ⅱ开发过程
　　第4章 SOPC Builder开发工具
　　 4.1 简介
　　 4.1.1 SOPC技术简介
　　 4.1.2 SOPC Buildel简介
　　 4.1.3 SOPC Buildel的功能特点
　　 4.1.4 SOPC Buildel的优点
　　 4.2 SOPC Builder设计流程
　　 4.3 SOPC Builder用户界面
　　 4.3.1 系统元件页
　　 4.3.2 系统设置页
　　 4.3.3 系统生成页
　　 4.3.4 生成系统
　　 4.3.5 SOPC Buildel菜单命令
　　 思考题
　　第5章 NiOS Ⅱ嵌入式处理器设计
　　 5.1 Nios Ⅱ嵌入式处理器简介
　　 5.1.1第一代Nios嵌入式处理器
　　 5.1.2第二代Nios嵌入式处理器
　　 5.1.3 可配置的软核嵌入式处理器的优势
　　 5.2 Nios Ⅱ嵌入式处理器软、硬件开发流程简介
　　 5.2.1 硬件开发流程
　　 5.2.2 软件设计流程
　　 5.3 Nios Ⅱ嵌入式处理器系统的开发
　　 5.3.1 开发工具及开发板简介
　　 5.3.2 Nios Ⅱ集成开发环境(IDE)简介
　　 5.3.3 设计实例
　　 5.4 Nios Ⅱ处理器外围接口
　　 5.5 HAL系统库
　　 5.5.1 简介
　　 5.5.2 使用HAL开发程序
　　 5.6 应用示例――电子钟
　　 5.6.1 系统软、硬件需求分析
　　 5.6.2 系统软件
　　 思考题
　　 第三篇 基于Quartus Ⅱ的IP核设计
　　第6章 DSP Builder系统设计工具
　　 6.1 DSP Builder安装
　　 6.1.1 软件要求
　　 6.1.2 DSP Buildel软件的安装
　　 6.1.3 授权文件的安装
　　 6.2 嵌入式DSP设计流程
　　 6.2.1 DSP设计流程
　　 6.2.2 DSP Builder设计流程
　　 6.3 DSP Builder设计过程
　　 6.3.1 创建Simulink设计模型
　　 6.3.2 Simulink设计模型仿真
　　 6.3.3 完成RTL级仿真
　　 6.3.4 Simulink模型设计的综合与编译.
　　 思考题
　　第7章 PCI编译器及PCI兆核函数.
　　 7.1 PCI编译器简介
　　 7.2 PCI编译器的使用
　　 7.2.1 系统要求
　　 7.2.2 设计流程
　　 7.2.3 获得并安装PCI编译器
　　 7.2.4 PCI兆核函数设计应用
　　 7.2.5 设计仿真
　　 7.2.6 设计编译
　　 7.2.7器件编程
　　 7.2.8安装授权文件
　　第8章 FFT兆核函数
　　 8.1 FFI兆核函数简介
　　 8.2 FFT兆核函数的应用
　　 8.2.1 系统要求
　　 8.2.2 下载并安装EFT
　　 8.2.3 FFT兆核函数设计应用
　　 8.2.4 设计仿真
　　 8.2.5 设计编译
　　 8.2.6 器件编程
　　 8.2.7安装授权文件
　　 8.3 FFT兆核函数规范
　　 8.3.1 功能描述
　　 8.3.2 FFT处理器引擎结构
　　 8.3.3 I／O数据流结构
　　 8.4 Atlantic接口
　　 8.4.1 Atlantic接口功能描述
　　 8.4.2 信号说明
　　 第四篇 设计进阶
　　第9章 LogicLock技术
　　 9.1 LogicLock技术简介
　　 9.2 LogicLock设计应用
　　 9.2.1 建立LogicLock区域
　　 9.2.2 指定LogicLock区域的逻辑内容
　　 9.2.3 编译优化设计
　　 9.2.4 导出LogicLock约束
　　 9.2.5 导入LogicLock约束
　　 思考题
　　第10章 SignalTap Ⅱ嵌入式逻辑分析仪的使用
　　 10.1 在设计中嵌入SignalTap Ⅱ逻辑分析仪
　　 10.1.1 使用STP文件建立嵌入式逻辑分析仪
　　 10.1.2 使用MegaWizard Plug-In Manager建立嵌入式逻辑分析仪
　　 10.1.3 SignalTap Ⅱ分析器件编程
　　 10.1.4 查看SignalTap Ⅱ采样数据
　　 10.2 在SOPC Buildei中使用SignalTap Ⅱ逻辑分析仪
　　 10.3 在DSP Builder中使用SignalTap Ⅱ逻辑分析仪
　　 思考题
　　参考文献