复杂可编程逻辑器件与应用设计[电子资源.图书]

第1章 数字系统设计概论(1)
1. 1 数字系统与数字器件(1)
1. 2 构建数字系统的途径(2)
1. 3 可编程逻辑器件与EDA技术(4)
1. 3. 1 可编程逻辑器件(4)
1. 3. 2 EDA技术(5)
1. 4 数字系统的设计方法与设计过程(8)
1. 4. 1 数字系统设计的一般方法(8)
1. 4. 2 数字系统的“自顶向下” (Top-Down)设计方法(8)
1. 4. 3 PLD系统的典型设计流程(9)
1. 5 PLD技术的发展(10)
1. 5. 1 早期的PLD(10)
1. 5. 2 通用型简单PLD (SPLD) (10)
1. 5. 3 CPLD/FPGA器件(11)
1. 5. 4 SOPC发展阶段(11)
1. 6 主要CPLD厂商简介(13)
习题(14)
第2章 可编程逻辑器件基础(15)
2. 1 PLD基本构成原理与基本结构(15)
2. 1. 1 数字电路的基本构成(15)
2. 1. 2 PLD的构成原理与基本结构(16)
2. 1. 3 PLD的逻辑符号表示(17)
2. 2 可编程逻辑器件的编程元件(19)
2. 2. 1 熔丝和反熔丝开关元件的编程原理(19)
2. 2. 2 浮栅存储元件的结构与工作原理(20)
2. 2. 3 SRAM编程单元的结构(23)
2. 3 PLD的分类与特性(23)
2. 3. 1 按器件集成度划分(23)
2. 3. 2 按编程次数划分(24)
2. 3. 3 按编程配置特性划分(24)
2. 3. 4 按器件结构类型划分(25)
2. 3. 5 复杂可编程器件的基本分类(26)
2. 4 可编程只读存储器PROM的结构与特性(26)
2. 5 可编程逻辑阵列PLA的结构与特性(28)
2. 6 可编程阵列逻辑PAL的结构与特性(29)
2. 6. 1 PAL器件的基本结构(29)
2. 6. 2 PAL器件的输出结构(31)
2. 6. 3 PAL器件的命名规则(33)
2. 6. 4 PAL16L8简介(33)
2. 7 通用阵列逻辑GAL的结构与特性(35)
2.7.1 GAL器件的结构与分类(35)
2.7.2 常用GAL器件及其主要参数(36)
2.7.3 典型GAL器件GAL16V8的结构(36)
2.7.4 GAL器件的输出逻辑宏单元OLMC(38)
2.7.5 GAL器件的持性(39)
2. 8 PLD器件的编程方法与应用(41)
2. 8. 1 PLD编程初步(41)
2. 8. 2 SPLD的开发步骤(41)
习题(43)
第3章 复杂可编程逻辑器件简介(44)
3.1复杂可编程逻辑器件CPLD简介(44)
3.2 现场可编程逻辑阵列FPGA简介(45)
3.3 典型CPLD/FPGA的基本结构(46)
3.3.1 Altera公司CPLD的基本结构(46)
3.3.2 Xilinx公司FPGA的基本结构(53)
3.4 CPLD与FPGA的异同与特点(57)
3.4.1 CPLD与FPGA的相同点(57)
3.4.2 CPLD与FPGA的差别(58)
3.4.3 CPLD与FPGA的特点(59)
3.5 CPLD与FPGA的生产厂家、产品介绍及开发软件(59)
3.5.1 Altera公司(59)
3.5.2 Xilinx公司(61)
3.5.3 Lattice公司(63)
3.5.4 CPLD/FPGA开发软件概况(65)
习题(68)
第4章 Altera的CPLD器件(69)
4. 1 Altera CPLD器件概述(69)
4. 1. 1 Altera CPLD器件的功能与特点(69)
4. 1. 2 Altera CPLD器件系列(71)
4. 1. 3 Altera CPLD开发软件(74)
4. 2 MAX7000系列器件简介(76)
4. 2. 1概述(76)
4. 2. 2 MAX7000系列器件的性能与特点(77)
4. 2. 3 MAX7000系列器件的结构(79)
4. 2. 4 MAX7000系列器件的特性设定(85)
4. 2. 5 MAX7000系列器件的编程测试(86)
4.2.6 MAX7000系列器件的定时模型(87)
4. 3 FLEX6000系列器件简介(88)
4. 3. 1 概述(88)
4. 3. 2 FLEX6000系列器件的性能与特点(88)
4. 3. 3 FLEX6000系列器件的结构(90)
4. 3. 4 FLEX6000系列器件特性的设定(99)
4. 3. 5 FLEX6000系列器件的编程测试(99)
4. 3. 6 FLEX6000系列器件的定时模型(100)
4. 4 FLEX10K系列器件简介(102)
4. 4. 1概述(102)
4.4.2 FLEX10K系列器件的性能与特点(103)
4.4.3 FLEX10K系列器件的结构(105)
4.4.4 FLEX10K系列器件特性的设定(117)
4.4.5 FLEX10K系列器件的编程与测试(118)
4.4.6 FLEX10K系列器件的定时模型(119)
4.5 APEX20K系列器件简介(120)
4.5.1概述(120)
4.5.2 APEX20K系列器件的性能与特点(120)
4.5.3 APEX20K系列器件的结构(122)
4.5.4 APEX20K系列器件的特性设定(134)
4.5.5 APEX20K系列器件的编程配置与测试(136)
4.5.6 APEX20K系列器件的定时模型(136)
4.6 Altera CPLD新产品简介(137)
4.6.1 APEXII器件系列(137)
4.6.2 APEX20KC器件系列(138)
4.7 Altera器件的边界扫描测试(138)
4.7.1 边界扫描测试概述(138)
4.7.2 IEEE1149.1 BST的结构(140)
4.7.3 边界扫描寄存器(142)
4.7.4 JTAG BST的操作控制(143)
4.7.5 JTAG边界扫描测试原则(144)
习题(144)
第5章 硬件描述语言(146)
5.1 概述(146)
5.1.1 什么是硬件描述语言(146)
5.1.2 HDL语言的主要特征(147)
5.1.3 HDL设计方法与流程(148)
5.2 超高速集成电路硬件描述语言VHDL简介(150)
5.2.1 VHDL的发展变迁(150)
5.2.2 VHDL的特性 (150)
5.2.3 VHDL的描述能力(151)
5.2.4 12位寄存器的VHDL设计范例(152)
5.3 硬件描述语言Verilog HDL简介(152)
5.3.1 Verilog HDL的产生与发展(152)
5.3.2 Verilog HDL和VHDL的比较 (152)
5.3.3 Verilog HDL应用情况(154)
5.3.4 12位寄存器的Verilog HDL设计范例(154)
5.4 其他硬件电路描述语言简介(155)
5.4.1 ABEL-HDL(155)
5.4.2 AHDL (155)
5.5 Altera的硬件描述语言AHDL(155)
5.5.1 AHDL概述(155)
5.5.2 AHDL的基本元素(157)
5.5.3 AHDL设计的结构组成(165)
5.5.4 AHDL设计中的段（Section) (167)
5.5.5 AHDL的语句（Statement) (181)
5.5.6 MAX+PLUSII中的AHDL模板(184)
5.5.7 AHDL设计举例(185)
5.5.8 AHDL设计建议(196)
习题(199)
第6章 Altera的CPLD开发系统(200)
6. 1概述(200)
6.1.1 MAX+PLUSII版本简介(200)
6.1.2 运行MAX+PLUSII对PC机的要求(201)
6.1.3 MAX+PLUSII学生版的安装过程(201)
6.1.4 MAX+PLUSII功能特性概述(203)
6.1.5 MAX+PLUSII的一般设计过程(204)
6. 2 MAX+PLUSII的设计输入方法(204)
6.2.1 常用设计输入方法(204)
6.2.2 MAX+PLUSII的优点(205)
6.3 MAX+PLUSII的设计输入(205)
6.3.1 图形输入方法(205)
6.3.2 图形编辑方法的使用(206)
6.4 波形仿真(209)
6.4.1波形编辑界面的进入(209)
6.4.2 波形仿真的一些设置(212)
6.5 文本编辑输入(213)
6.5.1文本编辑输入中模板（Templates）的使用(214)
6.5.2 文本输入的编译(215)
6.6 底层编辑(216)
6.6.1 器件的指定(216)
6.6.2 管脚分配(216)
6.7 波形输入及符号编辑(217)
6.7.1 波形输入编辑(217)
6.7.2 用波形输入法编辑四位加法器(219)
6.7.3 时序电路的波形输入 (219)
6.7.4 符号编辑 (220)
6.8 图形输入、文本输入、波形输入的综合应用(221)
6.8.1 模块生成方法(221)
6.8.2 波形编辑和文本编辑形成的模块在图形编辑时的使用(225)
6.9 MAX+PLUSII的高级使用(226)
6.9.1 使用LPM宏单元库(226)
6.9.2 参数化模块在文本编辑中的使用(229)
6.10 CPLD中内嵌RAM块EAB的使用(230)
6.10.1 PMROM在图形编辑中的使用(230)
6.10.2 LPMRAM的使用(238)
6.11 自定义参数化模块的方法(239)
6.12 QuartusIICPLD开发系统简介(240)
6.12.1 QuartusII的特性(240)
6.12.2 QuartusII的设计输入(241)
6.12.3 利用QuartusII2.0进行数字钟设计(241)
习题(254)
第7章 CPLD器件的配置与编程下载(255)
7. 1 概述(255)
7.1.1 器件编程分类(255)
7.1.2 器件的工作状态(255)
7. 2 编程下载操作步骤(256)
7.2.1 打开编程窗口(256)
7.2.2 利用Altera编程器对MAX系列器件进行编程(256)
7.2.3 通过JTAG实现在系统编程(257)
7.2.4 对多个器件同时进行设置编程(258)
7.2.5 利用Byteblaster电缆配置FLEX系列器件(258)
7. 3 AlteraCPLD器件的配置与下载(259)
7. 3. 1 配置类型(259)
7. 3. 2 Byteblaster配制电缆接口电路(269)
习题(271)
第8章 CPLD 应用设计(272)
8.1 CPLD频率计的设计(272)
8.2 CPLD器件在人机接口中的应用(282)
8.3 CPLD在微机系统中的应用(286)
8.4 CPLD器件在通信中的应用(295)
8.5 FIR数字滤波器设计(303)
8.5.1 FIR结构和设计算法(303)
8.5.2 设计输入(305)
8.6 交通信号的控制系统设计(315)
8.6.1 系统的功能要求(315)
8.6.2 系统算法设计(316)
8.6.3 设计输入(316)
习题(320)
附录一 常用CPLD器件的引脚(321)
附录二 CPLD实验系统简介(324)
附录三 CPLDEE-4实验开发系统简介(339)
附录四 CPLDDN下载软件简介(343)
参考文献(348)