简介
本书从实际应用的角度出发，对VHDL以及数字电路设计的相关知识进行了全面系统的介绍。重视可读性，内容深入浅出，便于读者自学；同时也注重实践性，列举了典型的工程实例，体现了电路设计的实践性，从而使读者快速高效地掌握相关的知识。
VHDL作为IEEE标准所规范的硬件描述语言，随着各种EDA工具和集成电路厂商的普遍认同和推广，目前正在各先进国家的电子系统设计领域中获得广泛应用。
本书从实际应用的角度出发，对VHDL以及数字电路设计的相关知识进行了全面系统的介绍。本书可以分为4个部分：第1部分主要介绍VHDL的基本知识和基本语法；第2部分主要介绍常用组合逻辑电路和时序逻辑电路的VHDL程序；第3部分介绍了一些实际应用的通信、DSP和微机系统等方面的VHDL程序；第4部分通过3个大型应用实例来使读者掌握VHDL设计的方法和技巧。
本书的特点是全面系统、由浅入深，能够使读者循序渐进地掌握VHDL和数字电路设计。本书既可以作为高等院校通信与电子类高年级本科生、研究生的教材或者教学参考书，同时也可以作为从事各类数字电路系统设计的科研人员和硬件工程师的应用参考书。
目录
前言
第1章 VHDL概述
1.1 现代电子设计方法---EDA技术
1.1.1 EDA技术的发展历程
1.1.2 EDA技术的主要特点
1.1.3 EDA技术的开发工具
1.1.4 EDA技术的设计语言
1.2 典型的硬件描述语言---VHDL
1.2.1 VHDL的产生
1.2.2 VHDL的特点
1.2.3 VHDL的设计流程
第2章 VHDL的对象、数据类型和操作符
2.1 基本的词法单元
2.1.1 标识符
2.1.2 注释
2.1.3 数字
2.1.4 字符和字符串
2.1.5 位串
2.2 VHDL的对象
2.2.1 常量
2.2.2 变量
2.2.3 信号
2.2.4 文件
2.3 VHDL的数据类型
2.3.1 标准定义的数据类型
2.3.2 用户定义的数据类型
2.3.3 VHDL中常用的数据类型
2.3.4 数据类型的转换
2.4 VHDL的操作符
2.4.1 逻辑操作符
2.4.2 算术操作符
2.4.3 关系操作符
2.4.4 并置操作符
第3章 VHDL的结构
3.1 VHDL的基本单元及其结构
3.2 库和程序包
3.2.1 VHDL的库
3.2.2 VHDL的程序包
3.3 实体说明
3.3.1 类属参数说明
3.3.2 端口说明
3.3.3 实体说明部分
3.4 结构体
3.4.1 结构体的语法结构
3.4.2 结构体的3种描述方式
3.5 配置
3.5.1 默认配置
3.5.2 元件配置
3.5.3 结构体配置
第4章 VHDL的语句
4.1 VHDL的并行描述语句
4.1.1 进程语句
4.1.2 块语句
4.1.3 信号赋值语句
4.1.4 参数传递语句
4.1.5 元件例化语句
4.1.6 生成语句
4.1.7 断言语句
4.2 VHDL的顺序描述语句
4.2.1 WAIT语句
4.2.2 IF语句
4.2.3 CASE语句
4.2.4 LOOP语句
4.2.5 RETURN语句
4.2.6 NULL语句
4.2.7 REPORT语句
第5章 VHDL的属性
5.1 值类属性
5.1.1 一般数据的值类属性
5.1.2 数组的值类属性
5.1.3 块的值类属性
5.2 函数类属性
5.2.1 数据的函数类属性
5.2.2 数组的函数类属性
5.2.3 信号的函数类属性
5.3 信号类属性
5.3.1 信号′delayed［（t）］
5.3.2 信号′stable［（t）］
5.3.3 信号′quiet［（t）］
5.4 数据类型类属性
5.5 数据范围类属性
第6章 VHDL的子程序
6.1 过程
6.1.1 过程的语法结构
6.1.2 过程的定义
6.1.3 过程的调用
6.2 函数
6.2.1 函数的语法结构
6.2.2 函数的定义
6.2.3 函数的调用
6.3 子程序重载与运算符重载
6.3.1 子程序重载
6.3.2 运算符重载
6.4 数据类型的转换函数
6.5 文本文件操作的子程序
第7章 组合逻辑电路的VHDL描述
7.1 基本门电路
7.1.1 二输入门电路
7.1.2 多输入门电路
7.1.3 三态门电路
7.2 编码器和译码器
7.2.1 编码器
7.2.2 译码器
7.3 数据选择器和数据分配器
7.3.1 数据选择器
7.3.2 数据分配器
7.4 运算器
7.4.1 比较器
7.4.2 加法器
7.4.3 求补器
第8章 时序逻辑电路的VHDL描述
8.1 基本触发器
8.1.1 D触发器
8.1.2 JK触发器
8.1.3 T触发器
8.2 寄存器
8.2.1 普通寄存器
8.2.2 移位寄存器
8.3 计数器
8.3.1 同步计数器
8.3.2 通用同步计数器
8.4 存储器
8.4.1 只读存储器（ROM）
8.4.2 随机存储器（RAM）
第9章 VHDL在通信和DSP中的应用
9.1 分频器
9.1.1 偶数分频器的设计
9.1.2 奇数分频器的设计
9.1.3 半整数分频器的设计
9.1.4 大数目分频器的设计
9.2 循环冗余校验（CRC）
9.2.1 CRC的基本原理
9.2.2 CRC的实现方法
9.2.3 CRC的 VHDL程序
9.3 快速加法器
9.3.1 并行加法器
9.3.2 流水线加法器
9.4 三相多波形函数发生器
9.4.1 波形发生器的模块设计
9.4.2 波形发生器的顶层设计
第10章 VHDL在微机系统中的应用
10.1 8255并行 I/O接口芯片的设计
10.1.1 8255的内部结构和外部接口
10.1.2 8255的控制字和状态字
10.1.3 8255的3种工作方式及 VHDL描述
10.2 FIFO的设计
10.2.1 8×9FIFO的 VHDL实现
10.2.2 通用FIFO的 VHDL实现
10.3 DRAM 控制器的设计
10.3.1 异步DRAM 控制器的实现
10.3.2 异步DRAM 控制器的改进方案一
10.3.3 异步DRAM 控制器的改进方案二
第11章 4位微处理器的设计
11.1 4位微处理器的内部结构和模块划分
11.2 4位微处理器的顶层设计
第12章 保险柜密码器的设计
12.1 保险柜密码器的内部结构和模块划分
12.2 保险柜密码器的顶层设计
12.3 保险柜密码器的底层设计
12.3.1 分频模块
12.3.2 消抖同步模块
12.3.3 使能电路模块
12.3.4 反相电路模块
12.3.5 密码预置输出模块
12.3.6 编码模块
12.3.7 比较模块
12.3.8 计数器选择模块
12.3.9 数码管显示译码模块
12.3.10 指示电路模块
12.3.11 控制器模块
第13章 UART的设计
13.1 UART的内部结构和模块划分
13.2 UART的顶层设计
13.3 UART的底层设计
13.3.1 接收模块
13.3.2 发送模块
13.3.3 中断仲裁模块
13.3.4 MODEM 控制器模块
附录 VHDL的保留字
参考文献
第1章 VHDL概述
1.1 现代电子设计方法---EDA技术
1.1.1 EDA技术的发展历程
1.1.2 EDA技术的主要特点
1.1.3 EDA技术的开发工具
1.1.4 EDA技术的设计语言
1.2 典型的硬件描述语言---VHDL
1.2.1 VHDL的产生
1.2.2 VHDL的特点
1.2.3 VHDL的设计流程
第2章 VHDL的对象、数据类型和操作符
2.1 基本的词法单元
2.1.1 标识符
2.1.2 注释
2.1.3 数字
2.1.4 字符和字符串
2.1.5 位串
2.2 VHDL的对象
2.2.1 常量
2.2.2 变量
2.2.3 信号
2.2.4 文件
2.3 VHDL的数据类型
2.3.1 标准定义的数据类型
2.3.2 用户定义的数据类型
2.3.3 VHDL中常用的数据类型
2.3.4 数据类型的转换
2.4 VHDL的操作符
2.4.1 逻辑操作符
2.4.2 算术操作符
2.4.3 关系操作符
2.4.4 并置操作符
第3章 VHDL的结构
3.1 VHDL的基本单元及其结构
3.2 库和程序包
3.2.1 VHDL的库
3.2.2 VHDL的程序包
3.3 实体说明
3.3.1 类属参数说明
3.3.2 端口说明
3.3.3 实体说明部分
3.4 结构体
3.4.1 结构体的语法结构
3.4.2 结构体的3种描述方式
3.5 配置
3.5.1 默认配置
3.5.2 元件配置
3.5.3 结构体配置
第4章 VHDL的语句
4.1 VHDL的并行描述语句
4.1.1 进程语句
4.1.2 块语句
4.1.3 信号赋值语句
4.1.4 参数传递语句
4.1.5 元件例化语句
4.1.6 生成语句
4.1.7 断言语句
4.2 VHDL的顺序描述语句
4.2.1 WAIT语句
4.2.2 IF语句
4.2.3 CASE语句
4.2.4 LOOP语句
4.2.5 RETURN语句
4.2.6 NULL语句
4.2.7 REPORT语句
第5章 VHDL的属性
5.1 值类属性
5.1.1 一般数据的值类属性
5.1.2 数组的值类属性
5.1.3 块的值类属性
5.2 函数类属性
5.2.1 数据的函数类属性
5.2.2 数组的函数类属性
5.2.3 信号的函数类属性
5.3 信号类属性
5.3.1 信号′delayed［（t）］
5.3.2 信号′stable［（t）］
5.3.3 信号′quiet［（t）］
5.4 数据类型类属性
5.5 数据范围类属性
第6章 VHDL的子程序
6.1 过程
6.1.1 过程的语法结构
6.1.2 过程的定义
6.1.3 过程的调用
6.2 函数
6.2.1 函数的语法结构
6.2.2 函数的定义
6.2.3 函数的调用
6.3 子程序重载与运算符重载
6.3.1 子程序重载
6.3.2 运算符重载
6.4 数据类型的转换函数
6.5 文本文件操作的子程序
第7章 组合逻辑电路的VHDL描述
7.1 基本门电路
7.1.1 二输入门电路
7.1.2 多输入门电路
7.1.3 三态门电路
7.2 编码器和译码器
7.2.1 编码器
7.2.2 译码器
7.3 数据选择器和数据分配器
7.3.1 数据选择器
7.3.2 数据分配器
7.4 运算器
7.4.1 比较器
7.4.2 加法器
7.4.3 求补器
第8章 时序逻辑电路的VHDL描述
8.1 基本触发器
8.1.1 D触发器
8.1.2 JK触发器
8.1.3 T触发器
8.2 寄存器
8.2.1 普通寄存器
8.2.2 移位寄存器
8.3 计数器
8.3.1 同步计数器
8.3.2 通用同步计数器
8.4 存储器
8.4.1 只读存储器（ROM）
8.4.2 随机存储器（RAM）
第9章 VHDL在通信和DSP中的应用
9.1 分频器
9.1.1 偶数分频器的设计
9.1.2 奇数分频器的设计
9.1.3 半整数分频器的设计
9.1.4 大数目分频器的设计
9.2 循环冗余校验（CRC）
9.2.1 CRC的基本原理
9.2.2 CRC的实现方法
9.2.3 CRC的 VHDL程序
9.3 快速加法器
9.3.1 并行加法器
9.3.2 流水线加法器
9.4 三相多波形函数发生器
9.4.1 波形发生器的模块设计
9.4.2 波形发生器的顶层设计
第10章 VHDL在微机系统中的应用
10.1 8255并行 I/O接口芯片的设计
10.1.1 8255的内部结构和外部接口
10.1.2 8255的控制字和状态字
10.1.3 8255的3种工作方式及 VHDL描述
10.2 FIFO的设计
10.2.1 8×9FIFO的 VHDL实现
10.2.2 通用FIFO的 VHDL实现
10.3 DRAM 控制器的设计
10.3.1 异步DRAM 控制器的实现
10.3.2 异步DRAM 控制器的改进方案一
10.3.3 异步DRAM 控制器的改进方案二
第11章 4位微处理器的设计
11.1 4位微处理器的内部结构和模块划分
11.2 4位微处理器的顶层设计
第12章 保险柜密码器的设计
12.1 保险柜密码器的内部结构和模块划分
12.2 保险柜密码器的顶层设计
12.3 保险柜密码器的底层设计
12.3.1 分频模块
12.3.2 消抖同步模块
12.3.3 使能电路模块
12.3.4 反相电路模块
12.3.5 密码预置输出模块
12.3.6 编码模块
12.3.7 比较模块
12.3.8 计数器选择模块
12.3.9 数码管显示译码模块
12.3.10 指示电路模块
12.3.11 控制器模块
第13章 UART的设计
13.1 UART的内部结构和模块划分
13.2 UART的顶层设计
13.3 UART的底层设计
13.3.1 接收模块
13.3.2 发送模块
13.3.3 中断仲裁模块
13.3.4 MODEM 控制器模块
附录 VHDL的保留字
参考文献
VHDL与数字电路设计
- 名称
- 类型
- 大小
光盘服务联系方式: 020-38250260 客服QQ：4006604884
云图客服：
用户发送的提问，这种方式就需要有位在线客服来回答用户的问题，这种 就属于对话式的,问题是这种提问是否需要用户登录才能提问
Video Player
×
Audio Player
×
pdf Player
×
