频率合成与锁相技术

第一篇 频率合成
第一章 导论
1.1 频率合成的含义与作用
1.2 频率合成器的设计考虑
1.3 频率与电压、电流的相互转换
1.4 频率的数学运算
1.4.1 加法和减法--混频器
1.4.2 倍频器
1.4.3 分频器
第二章 频率合成器的类型
2.1 数字(查表)合成器
2.2 直接合成法
2.2.1 漂移抵消法
2.2.2 简化的直接合成原理
2.3 锁相(间接)合成器
2.3.1 直接锁相法
2.3.2 数字式锁相法
第二篇 锁相环
第三章 锁相环基础
3.1 从频率反馈环(FMFB)到锁相环(PLL)
3.2 锁相环的工作原理
3.3 环路工作过程的定性说明
3.4 信号统计分析与锁相环
第四章 锁相环的线性分析
4.1 线性化概念
4.2 锁相环路的传递函数及其物理意义
4.3 锁相环的类型
4.3.1 一阶锁相环
4.3.2 二阶锁相环
4.3.3 具有滞后超前滤波器的二阶PLL
4.3.4 稳态误差的情况
4.3.5 二阶二型锁相环
4.3.6 三阶三型锁相环
4.4 环路的稳定性
4.5 噪声对PLL工作的影响
4.6 离散时间的锁相环
第五章 锁相环的非线性分析
5.1 基本概念
5.2 相位捕获
5.2.1 一阶环路锁定状态的建立过程
5.2.2 一阶环路的差拍状态和频率牵引现象
5.2.3 一阶环路的同步带、捕捉带及捕捉时间
5.3 频率捕获
5.3.1 二阶二型锁相环的微分方程式
5.3.2 二阶二型锁相环相轨迹图和鉴相输出波形
5.3.3 二阶二型锁相环的捕捉时间
第六章 锁相环路的基本部件
6.1 压控振荡器
6.1.1 VCO的形式
6.1.2 VCO的性能指标
6.1.3 关于VCO的开环相位噪声问题
6.1.4 几个实用的VCO电路
6.2 鉴相器
6.2.1 乘法器
6.2.2 序列鉴相器
6.2.3 鉴频-鉴相器
6.3 辅助捕获电路
第三篇 锁相环的应用与发展
第七章 同步器--载波相位和码元定时恢复
7.1 概述
7.2 最佳(最大似然)载波相位估计
7.3 没有数据辅助系统情况下载波恢复
7.3.1 QAM系统载波恢复(非数据辅助系统)
7.3.2 平方环输出的相位抖动
7.4 载波恢复器：数据辅助系统
7.5 码元定时恢复器
7.5.1 最大似然(ML)码元定时恢复系统
7.5.2 不方基准定晨恢复器
7.5.3 全数字吗元定时恢复器
7.6 组合式载波和定时恢复
7.6.1 具有对称调制类型的系统
7.7 周期性输入和扰码器
7.7.1 周期输入序列的码元定时恢复器
7.7.2 扰码系统
7.7.3 扰码器线性等效电路
第八章 锁相环技术的新进展
8.1 自适应载波恢复系统
8.1.1 直接判断式PLL
8.1.2 自适应FIR相位预测器
8.1.3 预测PLL的性能
8.2 数字调谐技术
8.2.1 频率合成接收系统的简化方框图
8.2.2 PLL集成电路的内部功能方框图
8.2.3 频率合成调谐系统的参数选择
8.2.4 微机控制锁相环的方法
8.3 数字锁相环
8.3.1 DPLL与MAP估值之间关系
8.3.2 全数字锁相环实现
第九章 锁相环路的计算机模拟
9.1 模型考虑
9.2 独立式PLL模型
9.3 组合式PLL模型
9.4 锁相环作为相位跟踪器
9.5 锁相环作为FM解调器
9.6 延迟对组合式PLL模型性能影响
第十章 典型锁相环路的设计
10.1 三阶二型锁相环路设计
10.1.1 设计要求
10.1.2 设计原理与方法
10.1.3 环路滤波器T1、T2、T3计算公式
10.1.4 设计结果
10.2 二阶一型数字锁相环快速设计
10.2.1 快速设计的原理
10.2.2 由数字锁相环的方案计算环路性能
10.3 超高频取样保持式锁相环路设计
10.3.1 基准频率的选择与提纯措施
10.3.2 取样脉冲形成电路的设计
10.3.3 桥式取样保持式鉴相器设计
10.3.4 超高频320MHz～410MHzVCO设计
10.4 集成锁相环路设计与选用
10.4.1 大规模集成锁相环的分类与选用
10.4.2 环路滤波器的设计
10.4.3 高速双模前置分频器的选择
10.4.4 基准晶体振荡器的设计
实验项目
实验一 模拟集成锁相环路KD8041的应用
实验二 数字锁相频率合成器
实验三 数字锁相倍频器
关验四 数字锁相调频信号解调器
附录
附录一 锁相环路的分类及其主要参数
附录二 锁相环路的跟踪性能与分类关系
附录三 锁相环路的计算机模拟程序
附录四 大规模集成锁相环的分类与典型产品
附录五 国内外通用单片集成锁相环
附录六 国内外通用单片集成锁相合成器部件
参考文献