EDA技术基础与实验教程

第一部分 EDA技术理论基础
第1章 EDA技术概述3
1.1 EDA 技术的含义3
1.2 EDA 技术的发展4
1.2.1 计算机辅助设计阶段4
1.2.2 计算机辅助工程阶段4
1.2.3 电子系统设计自动化阶段4
1.3 常用的EDA技术开发工具4
1.3.1 Altera公司集成EDA集成开发工具5
1.3.2 Xilinx公司的EDA集成开发工具5
1.3.3 Lattice公司的EDA集成开发工具8
1.4 EDA技术的软件开发9
1.4.1 原理图设计简介9
1.4.2 硬件描述语言设计简介10
1.4.3 VHDL语言概述12
1.5 EDA技术的硬件概述14
1.5.1 可编程逻辑器件简介14
1.5.2 CPLD/FPGA基础15
1.6 EDA 技术的设计流程15
1.6.1 设计输入16
1.6.2 设计综合与适配17
1.6.3 仿真17
1.6.4 编程、配置18
1.6.5 硬件验证18
1.7 传统设计方法和 EDA设计方法的比较18
1.7.1 传统设计方法18
1.7.2 EDA设计方法19
1.8 EDA技术的发展趋势19
思考题与习题21

第2章 原理图输入设计22
2.1 Quartus II软件介绍22
2.1.1 Quartus II软件开发流程22
2.1.2 Quartus II软件的特点23
2.1.3 Quartus II软件的图形用户界面24
2.2 用原理图编辑方法设计2-4译码器25
2.2.1 2-4译码器电路输入与编辑25
2.2.2 2-4译码器的综合31
2.2.3 2-4译码器的仿真31
2.2.4 2-4译码器的编程下载 37
2.3 较复杂的原理图设计38
2.3.1 30秒倒计时电路设计39
2.3.2 电子钟计数电路设计40
思考题与习题46

第3章 VHDL快速入门47
3.1 VHDL体系结构47
3.1.1 VHDL体系结构 47
3.1.2 库、程序包49
3.1.3 实体部分49
3.1.4 结构体部分51
3.1.5 配置部分52
3.2 数据选择器的VHDL描述52
3.2.1 2选1数据选择器的VHDL描述52
3.2.2 2选1数据选择器的VHDL相关语法分析53
3.3 触发器的VHDL描述56
3.3.1 D触发器的VHDL描述56
3.3.2 D触发器的VHDL相关语法分析60
思考题与习题64

第4章 VHDL基本语句与要素65
4.1 VHDL的顺序语句65
4.1.1 赋值语句65
4.1.2 IF语句67
4.1.3 CASE语句70
4.1.4 LOOP语句72
4.1.5 NEXT语句74
4.1.6 EXIT语句74
4.1.7 WAIT语句75
4.1.8 ASSERT语句77
4.1.9 REPORT语句79
4.1.10 子程序调用语句80
4.1.11 RETURN语句和NULL语句82
4.2 VHDL的并行语句83
4.2.1 进程语句83
4.2.2 并行信号赋值语句85
4.2.3 并行过程调用语句87
4.2.4 元件例化语句88
4.2.5 块语句89
4.2.6 生成语句91
4.3 VHDL语言要素94
4.3.1 VHDL文字规则94
4.3.2 数据对象97
4.3.3 VHDL数据类型99
4.3.4 VHDL操作符104
4.4 VHDL子程序107
4.4.1 函数107
4.4.2 过程112
4.5 VHDL库114
4.5.1 VHDL库的种类115
4.5.2 VHDL库的用法115
思考题与习题116

第5章 基本逻辑电路的VHDL设计117
5.1 组合逻辑电路设计117
5.1.1 基本门电路设计117
5.1.2 编码器设计120
5.1.3 译码器设计122
5.1.4 加法器设计125
5.1.5 三态门与双向缓冲电路设计126
5.2 时序逻辑电路设计129
5.2.1 触发器设计129
5.2.2 移位寄存器设计131
5.2.3 计数器设计133
5.3 状态机的设计 137
5.3.1 状态机概述137
5.3.2 一般有限状态机的VHDL设计139
5.3.3 摩尔型状态机设计141
5.3.4 米勒型状态机设计143
5.3.5 状态机的编码145
思考题与习题148

第6章 VHDL与原理图层次型混合设计149
6.1 自底向上混合设计149
6.1.1 自底向上混合设计流程149
6.1.2 1位二进制全加器设计150
6.1.3 简易时钟计数电路设计155
6.2 自顶向下混合设计158
6.2.1 自顶向下设计流程158
6.2.2 十六进制计数译码显示电路设计159
思考题与习题166

第7章 宏功能模块的应用168
7.1 宏功能模块概述168
7.2 存储器设计169
7.2.1 ROM设计169
7.2.2 RAM设计176
7.2.3 FIFO设计177
7.3 乘法器设计179
7.4 锁相环设计181
7.5 正弦波信号发生器185
7.6 IP核简介186
思考题与习题187

第8章 可编程逻辑器件基础及应用188
8.1 可编程逻辑器件概述188
8.1.1 逻辑电路符号的表示188
8.1.2 可编程逻辑器件的分类189
8.1.3 简单的PLD原理190
8.2 CPLD的结构与原理193
8.2.1 CPLD的结构193
8.2.2 CPLD的原理194
8.3 FPGA结构与原理196
8.3.1 FPGA的结构196
8.3.2 FPGA的原理198
8.4 CPLD与 FPGA的比较201
8.4.1 CPLD与 FPGA的区别201
8.4.2 器件应用选择 202
8.5 CPLD与FPGA的编程与配置技术204
8.5.1 Altera公司的下载电缆204
8.5.2 Altera器件的编程/配置模式208
8.5.3 Altera的配置器件 208
8.5.4 Altera器件的编程/配置过程215
8.6 FPGA的电源219
8.6.1 FPGA的供电要求 219
8.6.2 FPGA的电源设计 219
8.7 Altera公司主流新器件简介221
8.7.1 低成本低功耗CPLD 221
8.7.2 低成本FPGA——Cyclone II222
8.7.3 高性能FPGA——Stratix II223
思考题与习题226

第9章 设计技巧与优化227
9.1 组合逻辑电路设计技巧227
9.1.1 组合逻辑电路的分析227
9.1.2 组合逻辑电路的设计228
9.2 同步时序逻辑电路设计技巧230
9.2.1 同步时序逻辑电路特点及设计中的常见问题230
9.2.2 同步逻辑电路设计基本原则233
9.3 VHDL的编码风格233
9.3.1 VHDL的编码风格233
9.3.2 VHDL编码中常用的基本规则237
9.4 提高速度的方法243
9.4.1 设置速度的约束243
9.4.2 使用专用资源244
9.4.3 关键路径分配244
9.4.4 减少逻辑级数245
9.4.5 分割组合逻辑246
9.4.6 转移组合逻辑246
9.5 资源优化设计247
9.5.1 资源共享设计247
9.5.2 逻辑优化设计249
9.6 QuartusII中的优化设置250
9.6.1 Analysis& Synthesis的优化设置250
9.6.2 Fitter优化设置251
9.6.3 检查设计可靠性251
思考题与习题252

第10章 数字电子系统综合设计实例253
10.1 交通灯设计与实现253
10.1.1 设计要求253
10.1.2 交通灯系统组成254
10.1.3 交通灯模块电路设计与仿真255
10.1.4 交通灯控制器硬件电路262
10.2 多功能信号发生器的设计与实现264
10.2.1 信号产生原理分析264
10.2.2 设计要求264
10.2.3 系统组成264
10.2.4 模块电路设计与仿真265
10.2.5 硬件电路设计与实现272
10.3 4位十进制频率计设计与实现272
10.3.1 设计任务及要求272
10.3.2 频率计设计原理273
10.3.3 频率计系统组成273
10.3.4 频率计模块电路设计274
10.3.5 频率计硬件电路设计与实现281
思考题与习题282

第二部分 实验
第11章 EDA技术实验286
11.1 验证型实验286
实验1 简单逻辑电路的原理图设计286
实验2 计数器的原理图设计289
实验3 多路选择器与编码器的VHDL设计291
实验4 计数器的VHDL设计293
实验5 寄存器的VHDL设计298
11.2 设计型实验300
实验6 二进制全加器设计300
实验7 十六进制计数器设计301
实验8 计数译码显示电路设计302
实验9 8位数码动态扫描显示电路设计304
实验10 简单状态机设计305
11.3 综合设计型实验306
实验11 4×4键盘扫描电路设计306
实验12 8×8点阵显示电路设计307
实验13 4位十进制频率计设计310
实验14 简易波形信号发生器设计312
实验15 交通灯控制电路设计313
附录A 部分实验参考程序315
A.1 实验6参考程序315
A.2 实验7参考程序317
A.3 实验8参考程序319
A.4 实验9参考程序320
A.5 实验10参考程序321
A.6 实验11参考程序323
A.7 实验12参考程序325
A.8 实验13参考程序327
A.9 实验14参考程序329
A.10 实验15参考程序329