FPGA/VHDL设计入门与进阶

前言
第1章 可编程逻辑器件基础
1.1 PLD概述
1.1.1 基本概念及发展历史
1.1.2 HDL语言
1.2 CPLD与FPGA的区别
1.2.1 CPLD的结构
1.2.2 FPGA的结构
1.2.3 FPGA与CPLD比较
1.3 Xilinx主要器件
1.4 设计工具及开发环境安装
1.4.1 设计工具
1.4.2 开发环境安装
1.5 小结

第2章 FPGA设计流程及实例
2.1 FPGA设计流程
2.2 设计实例——七段数码管显示
2.2.1 功能描述及对外接口
2.2.2 设计输入
2.2.3 设计综合
2.2.4 功能仿真
2.2.5 设计实现：
2.2.6 布局布线后仿真
2.2.7 程序下载
2.3 小结

第3章 VHDL语言基础
3.1 程序结构
3.1.1 库与程序包
3.1.2 实体与结构
3.1.3 端口
3.1.4 内部结构设计
3.2 命名法则
3.3 数据类型
3.3.1 基本数据类型
3.3.2 IEEE定义的数据类型
3.4 数据对象
3.5 运算符
3.5.1 逻辑运算符
3.5.2 符号运算符
3.5.3 关系运算符
3.5.4 算术运算符
3.5.5 移位运算符
3.5.6 连接运算符
3.5.7 运算符的优先级
3.6 小结

第4章 VHDL程序设计
4.1 VHDL语句
4.1.1 赋值语句
4.1.2 when-else语句
4.1.3 with-select-when语句
4.1.4 pracess的语法结构
4.1.5 if语句
4.1.6 case语句
4.1.7 循环语句
4.1.8 wait语句
4.2 层次式设计
4.3 设计实例——秒表功能电路
4.3.1 顶层文件设计
4.3.2 时钟产生模块
4.3.3 按键去抖模块
4.3.4 秒表计数器模块
4.3.5 数码管及LED显示模块
4.4 小结

第5章 VHDL高级语法
5.1 子程序
5.1.1 函数
5.1.2 过程
5.2 程序包
5.3 重载
5.4 建模方法
5.5 设计实例——码型转换电路
5.5.1 电路功能描述
5.5.2 程序包文件设计
5.5.3 码转换顶层文件设计
5.6 小结

第6章 ISE使用基础
6.1 工程管理器
6.1.1 菜单栏
6.1.2 工具栏
6.2 设计输入工具
6.2.1 HDL语言编辑器
6.2.2 原理图输入工具
6.2.3 IP核输入工具——单端存储器设计
6.2.4 测试激励输入工具
6.2.5 语言模板工具
6.3 综合工具
6.3.1 XST综合工具
6.3.2 SynplifyPro综合工具
6.4 约束工具
6.5 实现工具
6.6 程序下载工具
6.7 小结

第7章 ISE高级应用
7.1 时序约束
7.1.1 时序约束的概念
7.1.2 设计实例——高速计数器设计
7.1.3 约束编辑器工具
7.2 XPower功耗分析器
7.2.1 XPower界面
7.2.2 XPower参数设置
7.2.3 高速计数器功耗分析
7.3 ChipScopePr0逻辑分析仪
7.3.1 ChipScopePro简介
7.3.2 设计实例——混频器设计
7.3.3 插入ChipScopePro内核
7.3.4 使用ChipScopePro分析器
7.4 小结

第8章 仿真技术
8.1 ModelSim仿真工具
8.1.1 仿真参数设置
8.1.2 ModelSim工作界面
8.2 设计实例——信号检测程序设计
8.3 常用仿真及调试方法
8.3.1 新建测试激励文件
8.3.2 功能仿真及时序仿真
8.3.3 查看波形区间的时间
8.3.4 查看设计内部信号波形
8.3.5 波形比较
8.4.文件IO在仿真中的应用
8.4.1 文件IO数据类型及过程
8.4.2 设计实例——VHDL文件IO读写
8.5 小结

第9章 FPGA设计技巧
9.1 引脚状态设置
9.2 利用硬件原语设计
9.3 设计实例——使用DCM生成系统时钟
9.4 全局时钟资源
9.5 根据芯片结构制定设计方案
9.6 使用IP核进行设计
9.7 采用移位实现乘法运算
9.8 设计实例——提高浮点乘法器系统频率
9.9 小结

第10章 FPGA电路板设计实例
10.1 电路板基本功能
10.2 主要芯片介绍
10.2.1 FPGA芯片XC3S200
10.2.2 FPGA配置芯片XCF02S
10.2.3 电源管理芯片76801及767D325
10.3 电路原理图
10.4.小结
参考文献