微信扫一扫,移动浏览光盘
简介
《FPGA/CPLD设计工具：Xilinx ISE 5.x使用》以FPGA/CPLD设计流程为主线，阐述了如何合理利用ISE设计平台集成的各种设计工具，高效地完成FPGA/CPLD的设计方法与技巧。全书在介绍FPGA/CPLD概念和设计流程的基础上，依次论述工程管理与设计输入、仿真、综合、约束、实现与布局布线、配置调试等主要设计步骤在ISE集成环境中的实现方法与技巧。
《FPGA/CPLD设计工具：Xilinx ISE 5.x使用》立足工程实践，结合作者多年工作经验，选用大量典型实例，并配有一定数量的练习题。《FPGA/CPLD设计工具：Xilinx ISE 5.x使用》配套光盘收录了所有实例的完整工程目录、源代码、详细操作步骤和使用说明，利于读者边学边练，提高实际应用能力。
《FPGA/CPLD设计工具：Xilinx ISE 5.x使用》可作为高等院校通信工程、电子工程、计算机、微电子与半导体学等专业的教材，也可作为硬件工程师和IC工程师的实用工具书。
目录
第1章 ise系统简介 1
1.1 fpga/cpld简介 1
1.1.1 fpga/cpld的基本原理 2
1.1.2 fpga/cpld的特点 2
1.2 fpga/cpld的设计流程 3
1.3 ise系列产品的新特点 5
1.3.1 特点综述 5
1.3.2 ise 5.x的新增特性 6
1.4 ise 5.x支持的器件 8
1.5 ise 5.x的系统配置与安装 9
1.5.1 推荐的系统配置 9
1.5.2 ise 5.x的安装 10
1.6 ise 5.x的集成工具及其基本功能 12
1.7 常用专有名词解释 15
1.8 小结 17
1.9 问题与思考 18
第2章 工程管理器与设计输入工具 19
2.1 ise工程管理器──project navigator 19
2.1.1 project navigator综述 19
2.1.2 project navigator的用户界面 20
.2.1.3 使用project navigator创建并管理工程 27
2.2 hdl语言的输入工具──hdl editor 32
2.2.1 hdl editor综述 32
2.2.2 源代码输入的好助手──language templates 32
2.3 状态机输入工具──statecad 34
2.3.1 statecad综述 34
2.3.2 statecad的用户界面 35
2.3.3 使用statecad设计状态机 40
2.4 原理图输入工具──ecs 51
2.4.1 ecs综述 52
2.4.2 ecs的用户界面 52
2.4.3 使用ecs完成原理图输入设计 55
2.4.4 使用ecs进行混合设计的方法 62
2.5 ip核生成工具──core generator 63
2.5.1 core generator综述 63
2.5.2 core generator的用户界面 64
2.5.3 使用core generator生成ip核的方法与技巧 67
2.6 测试激励生成器──hdl bencher 72
2.6.1 hdl bencher综述 72
2.6.2 使用hdl bencher生成测试激励 74
2.7 设计结构向导──architecture wizard 80
2.7.1 architecture wizard综述 80
2.7.2 architecture wizard使用方法 80
2.8 小结 83
2.9 问题与思考 83
第3章 modelsim仿真工具 85
3.1 modelsim的用户接口 86
3.2 modelsim仿真窗口综述 88
3.3 仿真环境的建立 94
3.3.1 仿真库的命名 95
3.3.2 仿真库文件的手动建立 96
3.4 一个简单的仿真示例 97
3.4.1 在modelsim环境下进行仿真 97
3.4.2 在ise集成环境中进行仿真 100
3.5 混合vhdl/verilog仿真 102
3.6 modelsim中的调试方法 104
3.7 使用批处理方式进行仿真 107
3.8 波形比较与wlf文件 109
3.8.1 创建一个参考的数据集合 109
3.8.2 修改源文件重新运行仿真 110
3.8.3 进行波形比较 110
3.9 sdf时序标注 115
3.10 仿真中的代码覆盖率 116
3.11 vcd文件 118
3.11.1 创建vcd文件 118
3.11.2 使用一个vcd文件重新进行仿真 119
3.12 问题与思考 120
第4章 ise中集成的综合工具 121
4.1 新兴的高效综合工具──synplify/synplify pro 121
4.1.1 synplify/synplify pro 的功能与特点 121
4.1.2 synplify pro的用户界面 126
4.1.3 synplify pro综合流程 130
4.1.4 synplify pro的其他综合技巧 146
4.2 xilinx最早的合作伙伴──synopsys综合工具 158
4.2.1 设计流程 159
4.2.2 fe综合优化过程 161
4.2.3 fst操作说明 170
4.3 xilinx内嵌的综合工具──xst 173
4.3.1 xst综述 173
4.3.2 xst综合属性设置 173
4.3.3 使用xst的综合流程 178
4.4 全局时钟与第二全局时钟资源 182
4.4.1 全局时钟资源简介 182
4.4.2 常用的与全局时钟资源相关的xilinx器件原语 182
4.4.3 xilinx全局时钟资源的使用方法 185
4.4.4 使用xilinx全局时钟资源的注意事项 186
4.4.5 第二全局时钟资源 188
4.5 小结 189
4.6 问题与思考 189
第5章 约束 191
5.1 概述 191
5.2 时序约束 193
5.2.1 周期约束（period约束） 193
5.2.2 偏移约束（offset约束） 196
5.2.3 专门约束 199
5.3 分组约束 202
5.3.1 tnm约束 202
5.3.2 tnm_net约束 205
5.3.3 timegrp约束 205
5.3.4 tpthru约束 206
5.3.5 tpsync约束 206
5.4 约束编辑器──constraints editor 207
5.4.1 constraints editor的用户界面 207
5.4.2 附加全局约束 208
5.4.3 附加端口约束 210
5.4.4 附加分组约束和时序约束 211
5.4.5 附加专用约束 214
5.5 引脚与区域约束编辑器──pace 215
5.5.1 pace的用户界面 216
5.5.2 附加区域约束 219
5.5.3 附加i/o引脚约束 220
5.6 约束文件 221
5.6.1 约束文件的概念 221
5.6.2 ucf、ncf文件的基本语法规则 222
5.7 小结 224
5.8 问题与思考 224
第6章 辅助设计工具 225
6.1 时序分析器──timing analyzer 225
6.1.1 时序分析器的用户界面 226
6.1.2 时序分析器的作用及设计流程 227
6.1.3 基本时序路径 228
6.1.4 时序分析器的使用方法 236
6.2 布局规划器──floorplanner 240
6.2.1 布局规划器的用户界面 240
6.2.2 布局规划器的特点及作用 242
6.2.3 布局规划设计流程 243
6.2.4 设计示例 246
6.3 fpga底层编辑器──fpga editor 251
6.3.1 fpga底层编辑器的用户接口 251
6.3.2 fpga底层编辑器的作用 252
6.3.3 fpga底层编辑器输入输出文件 254
6.3.4 fpga底层编辑器的工作流程 255
6.3.5 使用fpga底层编辑器的预备知识 255
6.3.6 设计示例 257
6.4 小结 262
6.5 问题与思考 262
第7章 xpower、impact和chipscope pro 263
7.1 xpower 263
7.1.1 xpower综述 263
7.1.2 xpower的用户界面 264
7.1.3 用xpower分析功耗 267
7.2 impact 269
7.2.1 impact综述 269
7.2.2 impact的用户界面 270
7.2.3 用impact下载配置文件 273
7.3 chipscope pro 281
7.3.1 chipscope pro综述 281
7.3.2 chipscope pro core inserter 283
7.3.3 chipscope pro analyzer 289
7.4 小结 294
7.5 问题与思考 294
第8章 模块化设计方法 295
8.1 模块化设计方法的基本概念 295
8.2 模块化设计方法的设计流程 296
8.2.1 modular design的设计输入与综合步骤 297
8.2.2 modular design的实现步骤 298
8.3 模块化设计方法的注意事项与设计技巧 302
8.3.1 modular design的目录管理 302
8.3.2 modular design的常用约束 303
8.3.3 modular design的设计规模与性能表现 303
8.3.4 modular design的报告查看 304
8.3.5 使用xflow自动进行模块化设计 304
8.4 模块化设计方法的设计实例 306
8.5 小结 315
8.6 问题与思考 316
第9章 融会贯通──“运动计时表”设计 317
9.1 示例背景 318
9.2 多元混合设计输入方法 319
9.2.1 新建工程“watch_sc" 319
9.2.2 使用ecs绘制“cnt60”和“outs3”模块原理图 320
9.2.3 使用core generator生成“tenths"ip核 326
9.2.4 使用statecad设计“stmach_v”状态机 329
9.2.5 使用architecture wizard生成时钟管理模块“dcm1" 337
9.2.6 使用语言模板设计“hex2led”和“decode”的hdl源代码 339
9.2.7 使用ecs设计顶层原理图 342
9.3 测试激励与行为级功能仿真 343
9.3.1 使用hdl bencher生成测试激励 344
9.3.2 调用modelsim进行行为级功能仿真 346
9.4 synplify pro和xst综合方法 347
9.4.1 使用xst综合整个设计 348
9.4.2 使用synplify pro的特色工具分析、优化设计 350
9.5 设计用户约束文件与实现结果的分析 356
9.5.1 使用constraints editor设计ucf文件 356
9.5.2 使用pace设计ucf 359
9.5.3 实现步骤与实现结果分析 361
9.6 使用modelsim进行布线后仿真 366
9.7 使用impact配置fpga/cpld 367
9.8 小结 372
9.9 问题与思考 372
1.1 fpga/cpld简介 1
1.1.1 fpga/cpld的基本原理 2
1.1.2 fpga/cpld的特点 2
1.2 fpga/cpld的设计流程 3
1.3 ise系列产品的新特点 5
1.3.1 特点综述 5
1.3.2 ise 5.x的新增特性 6
1.4 ise 5.x支持的器件 8
1.5 ise 5.x的系统配置与安装 9
1.5.1 推荐的系统配置 9
1.5.2 ise 5.x的安装 10
1.6 ise 5.x的集成工具及其基本功能 12
1.7 常用专有名词解释 15
1.8 小结 17
1.9 问题与思考 18
第2章 工程管理器与设计输入工具 19
2.1 ise工程管理器──project navigator 19
2.1.1 project navigator综述 19
2.1.2 project navigator的用户界面 20
.2.1.3 使用project navigator创建并管理工程 27
2.2 hdl语言的输入工具──hdl editor 32
2.2.1 hdl editor综述 32
2.2.2 源代码输入的好助手──language templates 32
2.3 状态机输入工具──statecad 34
2.3.1 statecad综述 34
2.3.2 statecad的用户界面 35
2.3.3 使用statecad设计状态机 40
2.4 原理图输入工具──ecs 51
2.4.1 ecs综述 52
2.4.2 ecs的用户界面 52
2.4.3 使用ecs完成原理图输入设计 55
2.4.4 使用ecs进行混合设计的方法 62
2.5 ip核生成工具──core generator 63
2.5.1 core generator综述 63
2.5.2 core generator的用户界面 64
2.5.3 使用core generator生成ip核的方法与技巧 67
2.6 测试激励生成器──hdl bencher 72
2.6.1 hdl bencher综述 72
2.6.2 使用hdl bencher生成测试激励 74
2.7 设计结构向导──architecture wizard 80
2.7.1 architecture wizard综述 80
2.7.2 architecture wizard使用方法 80
2.8 小结 83
2.9 问题与思考 83
第3章 modelsim仿真工具 85
3.1 modelsim的用户接口 86
3.2 modelsim仿真窗口综述 88
3.3 仿真环境的建立 94
3.3.1 仿真库的命名 95
3.3.2 仿真库文件的手动建立 96
3.4 一个简单的仿真示例 97
3.4.1 在modelsim环境下进行仿真 97
3.4.2 在ise集成环境中进行仿真 100
3.5 混合vhdl/verilog仿真 102
3.6 modelsim中的调试方法 104
3.7 使用批处理方式进行仿真 107
3.8 波形比较与wlf文件 109
3.8.1 创建一个参考的数据集合 109
3.8.2 修改源文件重新运行仿真 110
3.8.3 进行波形比较 110
3.9 sdf时序标注 115
3.10 仿真中的代码覆盖率 116
3.11 vcd文件 118
3.11.1 创建vcd文件 118
3.11.2 使用一个vcd文件重新进行仿真 119
3.12 问题与思考 120
第4章 ise中集成的综合工具 121
4.1 新兴的高效综合工具──synplify/synplify pro 121
4.1.1 synplify/synplify pro 的功能与特点 121
4.1.2 synplify pro的用户界面 126
4.1.3 synplify pro综合流程 130
4.1.4 synplify pro的其他综合技巧 146
4.2 xilinx最早的合作伙伴──synopsys综合工具 158
4.2.1 设计流程 159
4.2.2 fe综合优化过程 161
4.2.3 fst操作说明 170
4.3 xilinx内嵌的综合工具──xst 173
4.3.1 xst综述 173
4.3.2 xst综合属性设置 173
4.3.3 使用xst的综合流程 178
4.4 全局时钟与第二全局时钟资源 182
4.4.1 全局时钟资源简介 182
4.4.2 常用的与全局时钟资源相关的xilinx器件原语 182
4.4.3 xilinx全局时钟资源的使用方法 185
4.4.4 使用xilinx全局时钟资源的注意事项 186
4.4.5 第二全局时钟资源 188
4.5 小结 189
4.6 问题与思考 189
第5章 约束 191
5.1 概述 191
5.2 时序约束 193
5.2.1 周期约束（period约束） 193
5.2.2 偏移约束（offset约束） 196
5.2.3 专门约束 199
5.3 分组约束 202
5.3.1 tnm约束 202
5.3.2 tnm_net约束 205
5.3.3 timegrp约束 205
5.3.4 tpthru约束 206
5.3.5 tpsync约束 206
5.4 约束编辑器──constraints editor 207
5.4.1 constraints editor的用户界面 207
5.4.2 附加全局约束 208
5.4.3 附加端口约束 210
5.4.4 附加分组约束和时序约束 211
5.4.5 附加专用约束 214
5.5 引脚与区域约束编辑器──pace 215
5.5.1 pace的用户界面 216
5.5.2 附加区域约束 219
5.5.3 附加i/o引脚约束 220
5.6 约束文件 221
5.6.1 约束文件的概念 221
5.6.2 ucf、ncf文件的基本语法规则 222
5.7 小结 224
5.8 问题与思考 224
第6章 辅助设计工具 225
6.1 时序分析器──timing analyzer 225
6.1.1 时序分析器的用户界面 226
6.1.2 时序分析器的作用及设计流程 227
6.1.3 基本时序路径 228
6.1.4 时序分析器的使用方法 236
6.2 布局规划器──floorplanner 240
6.2.1 布局规划器的用户界面 240
6.2.2 布局规划器的特点及作用 242
6.2.3 布局规划设计流程 243
6.2.4 设计示例 246
6.3 fpga底层编辑器──fpga editor 251
6.3.1 fpga底层编辑器的用户接口 251
6.3.2 fpga底层编辑器的作用 252
6.3.3 fpga底层编辑器输入输出文件 254
6.3.4 fpga底层编辑器的工作流程 255
6.3.5 使用fpga底层编辑器的预备知识 255
6.3.6 设计示例 257
6.4 小结 262
6.5 问题与思考 262
第7章 xpower、impact和chipscope pro 263
7.1 xpower 263
7.1.1 xpower综述 263
7.1.2 xpower的用户界面 264
7.1.3 用xpower分析功耗 267
7.2 impact 269
7.2.1 impact综述 269
7.2.2 impact的用户界面 270
7.2.3 用impact下载配置文件 273
7.3 chipscope pro 281
7.3.1 chipscope pro综述 281
7.3.2 chipscope pro core inserter 283
7.3.3 chipscope pro analyzer 289
7.4 小结 294
7.5 问题与思考 294
第8章 模块化设计方法 295
8.1 模块化设计方法的基本概念 295
8.2 模块化设计方法的设计流程 296
8.2.1 modular design的设计输入与综合步骤 297
8.2.2 modular design的实现步骤 298
8.3 模块化设计方法的注意事项与设计技巧 302
8.3.1 modular design的目录管理 302
8.3.2 modular design的常用约束 303
8.3.3 modular design的设计规模与性能表现 303
8.3.4 modular design的报告查看 304
8.3.5 使用xflow自动进行模块化设计 304
8.4 模块化设计方法的设计实例 306
8.5 小结 315
8.6 问题与思考 316
第9章 融会贯通──“运动计时表”设计 317
9.1 示例背景 318
9.2 多元混合设计输入方法 319
9.2.1 新建工程“watch_sc" 319
9.2.2 使用ecs绘制“cnt60”和“outs3”模块原理图 320
9.2.3 使用core generator生成“tenths"ip核 326
9.2.4 使用statecad设计“stmach_v”状态机 329
9.2.5 使用architecture wizard生成时钟管理模块“dcm1" 337
9.2.6 使用语言模板设计“hex2led”和“decode”的hdl源代码 339
9.2.7 使用ecs设计顶层原理图 342
9.3 测试激励与行为级功能仿真 343
9.3.1 使用hdl bencher生成测试激励 344
9.3.2 调用modelsim进行行为级功能仿真 346
9.4 synplify pro和xst综合方法 347
9.4.1 使用xst综合整个设计 348
9.4.2 使用synplify pro的特色工具分析、优化设计 350
9.5 设计用户约束文件与实现结果的分析 356
9.5.1 使用constraints editor设计ucf文件 356
9.5.2 使用pace设计ucf 359
9.5.3 实现步骤与实现结果分析 361
9.6 使用modelsim进行布线后仿真 366
9.7 使用impact配置fpga/cpld 367
9.8 小结 372
9.9 问题与思考 372
Xilinx ISE 5.x使用详解
- 名称
- 类型
- 大小
光盘服务联系方式: 020-38250260 客服QQ：4006604884
云图客服：
用户发送的提问，这种方式就需要有位在线客服来回答用户的问题，这种 就属于对话式的,问题是这种提问是否需要用户登录才能提问
Video Player
×
Audio Player
×
pdf Player
×
亲爱的云图用户，
光盘内的文件都可以直接点击浏览哦
无需下载，在线查阅资料！
