Xilinx FPGA伴你玩转USB3.0与LVDS

Contents

目录

第1章FPGA、USB与LVDS概述

1.1FPGA发展概述

1.2FPGA的优势

1.3FPGA应用领域

1.4FPGA开发流程

1.5USB接口概述

1.6LVDS接口概述

第2章实验平台板级电路详解

2.1板级电路整体架构

2.2电源电路

2.3FPGA时钟与复位电路

2.3.1FPGA时钟晶振电路

2.3.2FPGA复位电路

2.4FPGA配置电路

2.5FPGA供电电路

2.6DDR3芯片电路

2.7UART芯片电路

2.8LVDS接口电路

2.9USB 3.0控制器FX3电路

2.10其他接口电路

2.11FPGA引脚定义

第3章软件安装与配置

3.1Xilinx账户注册与Vivado软件下载

3.1.1Xilinx账户注册

3.1.2Vivado下载

3.2Vivado安装与免费License申请

3.2.1Vivado安装

3.2.2免费License申请

3.3文本编辑器Notepad 安装

3.4Vivado中使用Notepad 的关联设置

3.5串口芯片驱动安装

3.5.1驱动安装

3.5.2设备识别

3.6USB 3.0控制器FX3的SDK安装

3.7USB 3.0控制器FX3的驱动安装

3.7.1PC与开发板的USB 3.0连接

3.7.2PC与USB连接

3.7.3USB 3.0控制器FX3驱动安装

Xilinx FPGA伴你玩转USB 3.0与LVDS

第4章*个例程与FPGA的下载配置

4.1流水灯实例

4.1.1功能概述

4.1.2新建Vivado工程

4.1.3创建工程源码、约束和仿真文件

4.1.4功能仿真

4.1.5编译

4.2Xilinx 7系列FPGA配置概述

4.2.1不同配置模式的选择

4.2.2FPGA配置比特流的大小

4.2.3FPGA加载配置方式选择

4.2.4配置引脚功能定义

4.3XADC温度监控界面

4.4bit文件的FPGA在线烧录

4.5mcs文件的QSPI Flash固化

4.5.1FPGA配置设置选项

4.5.2生成mcs文件

4.5.3下载mcs件

第5章基础外设实例

5.1拨码开关的LED控制实例

5.2PLL配置实例

5.3用户自定义IP核

5.3.1创建IP核

5.3.2移植IP核

5.3.3配置、例化IP核

5.4UART的loopback实例

5.4.1功能概述

5.4.2代码解析

5.4.3板级调试

5.5MicroBlaze的Hello World实验

5.5.1功能概述

5.5.2MicroBlaze系统IP核配置

5.5.3MicroBlaze处理器软件工程创建

5.5.4板级调试

第6章基于FPGA的DDR3存储器控制实例

6．1DDR3 IP核配置与仿真

6．1．1DDR3 IP核概述

6．1．2DDR3 IP核配置

6．1．3DDR3 IP核仿真

6．2基于在线逻辑分析仪监控的DDR3数据读/写

6．2．1功能概述

6．2．2DDR3控制器IP接口时序解析

6．2．3代码解析

6．2．4在线逻辑分析仪配置

6．2．5在线逻辑分析仪调试

6．3基于UART命令的DDR3数据读/写

6．3．1功能概述

6．3．2代码解析

6．3．3板级调试

第7章USB 3．0控制器FX3实例

7．1基于FX3内部DMA的USB传输loopback实例

7．1．1功能概述

7．1．2固件编译与固化文件生成

7．1．3硬件连接与设备识别

7．1．4FX3的USB Boot加载

7．1．5板级调试

7．2FX3的SPI Flash代码固化

7．2．1启动设置

7．2．2SPI Flash固化

7．3基于FX3内部DMA的USB数据吞吐量测试

7．3．1硬件连接

7．3．2FX3的USB Boot加载

7．3．3FX3的基本Streamer功能演示

7．4基于FX3的UVC(USBVideo Class)传输协议实例

7．4．1硬件连接

7．4．2FX3的USB Boot加载

7．4．3UVC设备识别

7．5FX3固件SlaveFIFO配置修改说明

7．5．1功能概述

7．5．2GPIF Ⅱ Designer开启与工程加载

7．5．3GPIF Ⅱ接口配置与工程编译

7．5．4IDE下firmware工程加载

7．5．5IDE下firmware工程编译

7．6基于FPGA?FX3SlaveFIFO接口的loopback实例

7．6．1功能概述

7．6．2Firmware下载

7．6．3FPGA代码解析

7．6．4ILA在线逻辑分析仪查看接口时序

7．7基于FPGA?FX3SlaveFIFO接口的StreamOUT实例

7．7．1功能概述

7．7．2Firmware下载

7．7．3FPGA代码解析

7．7．4ILA在线逻辑分析仪查看接口时序

7．7．5Streamer中查看数据吞吐量

7．8基于FPGA?FX3SlaveFIFO接口的StreamIN实例

7．8．1功能概述

7．8．2Firmware下载

7．8．3FPGA代码解析

7．8．4ILA在线逻辑分析仪查看接口时序

7．8．5Streamer工具测试数据吞吐量

第8章LVDS收发传输实例

8．1LVDS数据收发实例

8．1．1功能概述

8．1．2bit align处理

8．1．3代码解析

8．1．4装配说明

8．1．5板级调试

8．2带CRC校验的LVDS数据收发实例

8．2．1功能概述

8．2．2CRC校验基本原理

8．2．3CRC8检验代码生成

8．2．4代码解析

8．2．5装配说明

8．2．6板级调试

参考文献