Verilog HDL数字控制系统设计实例

　　前言
　　第1章 Verilog HDL的基础知识
　　 1.1概述
　　 1.1.1 Verilog HDL的发展历史
　　 1.1.2 Verilog HDL的主要功能
　　 1.1.3 Verilog HDL与VHDL的比较
　　 1.2 Verilog HDL的基本语言要素
　　 1.2.1标识符
　　 1.2.2程序注释
　　 1.2.3书写格式
　　 1.2.4系统任务和系统函数
　　 1.2.5编译器伪指令
　　 1.3 Verilog HDL的数据类型
　　 1.3.1线网类型
　　 1.3.2未说明的线网
　　 1.3.3向量和标量线网
　　 1.3.4寄存器类型
　　 1.4 Verilog HDL的表达式
　　 1.4.1操作数
　　 1.4.2操作符
　　 1.5 Verilog HDL的基本结构
　　 1.5.1模块
　　 1.5.2寸延
　　 1.5.3数据流描述方式
　　 1.5.4行为描述方式
　　 1.5.5结构化描述方式
　　 1.5.6混合设计描述方式
　　第2章 基本逻辑电路设计实例
　　 2.1基本组合逻辑电路设计
　　 2.1.1基本门电路
　　 2.1.2译码器
　　 2.1.3编码器
　　 2.1.4三态缓冲器
　　 2.1.5多路复用器
　　 2.1.6比较器
　　 2.1.7加法器与减法器
　　 2.1.8乘法器
　　 2.2基本时序逻辑电路设计
　　 2.2.1触发器
　　 2.2.2分频器
　　 2.2.3移位寄存器
　　 2.2.4序列信号发生器
　　 2.3存储器设计
　　 2.3.1 ROM
　　 2.3.2 SRAM
　　 2.3.3 FIFO
　　第3章 基于Verilog HDL的数字控制系统设计
　　 3.1需求分析
　　 3.2总体设计
　　 3.2.1系统任务分析
　　
　　 3.2.2设计方案描述
　　 3.2.3总体框图设计
　　 3.3器件选择
　　 3.3.1可编程逻辑器件的选择
　　 3.3.2外围器件的选择
　　 3.4逻辑算法及程序实现
　　 3.4.1逻辑算法设计
　　 3.4.2硬件描述语言程序设计
　　 3.4.3功能仿真
　　 3.4.4 时序仿真
　　 3.5逻辑的物理实现
　　 3.6系统整体调试
　　第4章 数字频率计
　　 4.1数字频率计功能描述
　　 4.2数字频率计系统框图
　　 4.3数字频率计的Verilog HDL程序设计
　　 4.3.1计数模块counter
　　 4.3.2 门控模块gate_control
　　 4.3.3分频模块fdiv
　　 4.3.4寄存器模块nip latch
　　 4.3.5多路选择模块data mux
　　 4.3.6动态位选模块dispselect
　　 4.3.7 BCD译码模块dispdecodei
　　 4.3.8顶层电路Top
　　 4.4小结
　　第5章 交通灯控制系统
　　 5.1交通灯控制系统功能描述及系统框图
　　 5.1.1系统功能描述
　　 5.1.2交通灯控制系统框图
　　 5.2交通灯控制系统的Verilog HDL程序设计
　　 5.2.1主控制模块control
　　 5.2.2 55秒倒计时模块counter55
　　 5.2.3 5秒倒计时模块counter05.
　　 5.2.4倒计时时间选择驱动模块scan
　　 5.2.5倒计时时间选择模块counterselect
　　 5.2.6 1kHz时钟信号模块fdivlkHz
　　 5.2.7 lHz计数时钟信号模块fdivlhz
　　 5.2.8倒计时时间数据多路选择模块datamux
　　 5.2.9动态显示驱动模块dispselect
　　 5.2.10显示数据多路选择模块dispmux
　　 5.2.11显示数据译码模块dispdecodet’
　　 5.2.12顶层电路Top
　　 5.3小结
　　第6章 多功能数字钟
　　 6.1多功能数字钟功能描述及系统框图
　　 6.1.1多功能数字钟功能描述
　　 6.1.2多功能数字钟系统框图
　　 6.2多功能数字钟的Verilog HDL程序设计
　　 6.2.1主控制模块：maincontt’ol
　　 6.2.2时间及其设置模块time auto and set
　　
　　 6.2.3时间显示动态位选模块time—disp—select
　　 6.2.4.显示模块disp data mLIx
　　 6.2.5秒表模块stopwatch
　　 6.2.6日期显示与设置模块date
　　 6.2.7闹钟模块alatTnclock
　　 6.2.8分频模块fdiv
　　 6.2.9顶层电路Top
　　 ……