专用集成电路
副标题：无
作 者：Michael John Sebastian Smith(M.J.S. 史密斯) 著，虞惠华 汤庭鳌，来金梅，孙承绶 等译
分类号：
ISBN：9787121269912
微信扫一扫,移动浏览光盘
简介
本书是一本有关专用集成电路（ASIC）的综合性书籍。书中叙述了VLSI系统设计的一些方法。利用商业化工具及预先设计好的单元库，使得ASIC设计成为速度快、成本低而且错误少的一种IC设计方法，因而ASIC和ASIC设计方法迅速在工业界的各个应用领域得到推广。 本书介绍了半定制和可编程的ASIC。在对每种ASIC类型的数字逻辑设计与物理特性的基本原理进行描述后，讨论了ASIC逻辑设计——设计输入、逻辑综合、仿真及测试，并进一步讲述了相应的物理设计——划分、布图规划、布局及布线。此外，本书对在ASIC设计中需要了解的各方面知识及必需的工作都有详尽叙述。
目录
第1章 ASIC介绍
1.1 ASIC类型
1.2 设计流程
1.3 举例分析
1.4 ASIC经济学
1.5 ASIC单元库
1.6 小结
1.7 习题
1.8 参考书目提要
1.9 参考资料
第2章 CMOS逻辑
2.1 CMOS晶体管
2.2 CMOS工艺
2.3 CMOS设计规则
2.4 组合逻辑单元
2.5 时序逻辑单元
2.6 数据通路逻辑单元
2.7 I/O单元
2.8 单元编译器
2.9 小结
2.10 习题
2.11 参考书目提要
2.12 参考资料
第3章 ASIC库设计
3.1 晶体管电阻
3.2 晶体管寄生电容
3.3 逻辑作用力
3.4 库单元设计
3.5 库结构
3.6 门阵列设计
3.7 标准单元设计
3.8 数据通路单元设计
3.9 小结
3.10 习题
3.11 参考书目提要
3.12 参考资料
第4章 可编程ASIC
4.1 反熔丝
4.2 静态ram
4.3 eprom和eeprom工艺
4.4 实际问题
4.5 规范说明
4.6 prep基准程序
4.7 fpga经济学
4.8 小结
4.9 习题
4.10 参考书目提要
4.11 参考资料
第5章 可编程ASIC逻辑单元
5.1 actel act
5.2 xilinx lca
5.3 altera flex
5.4 altera max
5.5 小结
5.6 习题
5.7 参考书目提要
5.8 参考资料
第6章 可编程ASIC I/O单元
6.1 dc输出
6.2 ac输出
6.3 dc输入
6.4 ac输入
6.5 时钟输入
6.6 电源输入
6.7 xilinx i/o功能块
6.8 其他i/o单元
6.9 小结
6.10 习题
6.11 参考书目提要
6.12 参考资料
第7章 可编程ASIC的互连
7.1 actel act
7.2 xilinx lca
7.3 xilinx epld
7.4 altera max 5000和7000
7.5 altera max 9000
7.6 altera flex
7.7 小结
7.8 习题
7.9 参考书目提要
7.10 参考资料
第8章 可编程ASIC设计软件
8.1 设计系统
8.2 逻辑综合
8.3 半门ASIC
8.4 小结
8.5 习题
8.6 参考书目提要
8.7 参考资料
第9章 低层次设计输入
9.1 原理图输入
9.2 低层次设计语言
9.3 pla工具
9.4 edif
9.5 cfi 设计表述
9.6 小结
9.7 习题
9.8 参考书目提要
9.9 参考资料
第10章 VHDL
10.1 计数器
10.2 4位乘法器
10.3 VHDL的语法和语义
10.4 标识符与字母符号
10.5 实体和结构体
10.6 包和库
10.7 接口声明
10.8 类型声明
10.9 其他声明
10.10 顺序语句
10.11 运算符
10.12 算术运算
10.13 并发语句
10.14 执行
10.15 配置和规范
10.16 一个引擎控制器
10.17 小结
10.18 习题
10.19 参考书目提要
10.20 参考资料
第11章 Verilog HDL
11.1 计数器
11.2 Verilog语言基础
11.3 运算符
11.4 分层
11.5 过程及赋值
11.6 时序控制及延迟
11.7 任务及函数
11.8 控制语句
11.9 逻辑门建模
11.10 延迟建模
11.11 改变参数
11.12 viterbi译码器
11.13 其他Verilog特性
11.14 小结
11.15 习题
11.16 参考书目提要
11.17 参考文献
第12章 逻辑综合
12.1 逻辑综合举例
12.2 比较器/mux
12.3 逻辑综合器的内部
12.4 viterbi译码器综合
12.5 Verilog与逻辑综合
12.6 VHDL与逻辑综合
12.7 有限状态机综合
12.8 存储器综合
12.9 乘法器
12.10 引擎控制器
12.11 性能驱动的综合
12.12 viterbi译码器的优化
12.13 小结
12.14 习题
12.15 参考书目提要
12.16 参考资料
第13章 仿真
13.1 仿真类型
13.2 比较器/mux举例
13.3 逻辑系统
13.4 逻辑仿真的工作原理
13.5 单元模型
13.6 延迟模型
13.7 静态时序分析
13.8 形式验证
13.9 开关级仿真
13.10 晶体管级仿真
13.11 小结
13.12 习题
13.13 参考书目提要
13.14 参考资料
第14章 测试
14.1 测试的重要性
14.2 边界扫描测试
14.3 故障
14.4 故障模拟
14.5 自动测试图的生成
14.6 扫描测试
14.7 内建自测试
14.8 简单的测试例子
14.9 viterbi译码器举例
14.10 小结
14.11 习题
14.12 参考书目提要
14.13 参考资料
第15章 ASIC结构
15.1 物理设计
15.2 CAD工具
15.3 系统划分
15.4 评估ASIC尺寸
15.5 功耗
15.6 fpga划分
15.7 划分方法
15.8 小结
15.9 习题
15.10 参考书目提要
15.11 参考资料
第16章 布图规划和布局
16.1 布图规划
16.2 布局
16.3 物理设计流程
16.4 信息格式
16.5 小结
16.6 习题
16.7 参考书目提要
16.8 参考资料
第17章 布线
17.1 全局布线
17.2 详细布线
17.3 特殊布线
17.4 电路提取和drc
17.5 小结
17.6 习题
17.7 参考书目提要
17.8 参考文献
附录a VHDL资源
附录b verilog hdl 资源
译后记
1.1 ASIC类型
1.2 设计流程
1.3 举例分析
1.4 ASIC经济学
1.5 ASIC单元库
1.6 小结
1.7 习题
1.8 参考书目提要
1.9 参考资料
第2章 CMOS逻辑
2.1 CMOS晶体管
2.2 CMOS工艺
2.3 CMOS设计规则
2.4 组合逻辑单元
2.5 时序逻辑单元
2.6 数据通路逻辑单元
2.7 I/O单元
2.8 单元编译器
2.9 小结
2.10 习题
2.11 参考书目提要
2.12 参考资料
第3章 ASIC库设计
3.1 晶体管电阻
3.2 晶体管寄生电容
3.3 逻辑作用力
3.4 库单元设计
3.5 库结构
3.6 门阵列设计
3.7 标准单元设计
3.8 数据通路单元设计
3.9 小结
3.10 习题
3.11 参考书目提要
3.12 参考资料
第4章 可编程ASIC
4.1 反熔丝
4.2 静态ram
4.3 eprom和eeprom工艺
4.4 实际问题
4.5 规范说明
4.6 prep基准程序
4.7 fpga经济学
4.8 小结
4.9 习题
4.10 参考书目提要
4.11 参考资料
第5章 可编程ASIC逻辑单元
5.1 actel act
5.2 xilinx lca
5.3 altera flex
5.4 altera max
5.5 小结
5.6 习题
5.7 参考书目提要
5.8 参考资料
第6章 可编程ASIC I/O单元
6.1 dc输出
6.2 ac输出
6.3 dc输入
6.4 ac输入
6.5 时钟输入
6.6 电源输入
6.7 xilinx i/o功能块
6.8 其他i/o单元
6.9 小结
6.10 习题
6.11 参考书目提要
6.12 参考资料
第7章 可编程ASIC的互连
7.1 actel act
7.2 xilinx lca
7.3 xilinx epld
7.4 altera max 5000和7000
7.5 altera max 9000
7.6 altera flex
7.7 小结
7.8 习题
7.9 参考书目提要
7.10 参考资料
第8章 可编程ASIC设计软件
8.1 设计系统
8.2 逻辑综合
8.3 半门ASIC
8.4 小结
8.5 习题
8.6 参考书目提要
8.7 参考资料
第9章 低层次设计输入
9.1 原理图输入
9.2 低层次设计语言
9.3 pla工具
9.4 edif
9.5 cfi 设计表述
9.6 小结
9.7 习题
9.8 参考书目提要
9.9 参考资料
第10章 VHDL
10.1 计数器
10.2 4位乘法器
10.3 VHDL的语法和语义
10.4 标识符与字母符号
10.5 实体和结构体
10.6 包和库
10.7 接口声明
10.8 类型声明
10.9 其他声明
10.10 顺序语句
10.11 运算符
10.12 算术运算
10.13 并发语句
10.14 执行
10.15 配置和规范
10.16 一个引擎控制器
10.17 小结
10.18 习题
10.19 参考书目提要
10.20 参考资料
第11章 Verilog HDL
11.1 计数器
11.2 Verilog语言基础
11.3 运算符
11.4 分层
11.5 过程及赋值
11.6 时序控制及延迟
11.7 任务及函数
11.8 控制语句
11.9 逻辑门建模
11.10 延迟建模
11.11 改变参数
11.12 viterbi译码器
11.13 其他Verilog特性
11.14 小结
11.15 习题
11.16 参考书目提要
11.17 参考文献
第12章 逻辑综合
12.1 逻辑综合举例
12.2 比较器/mux
12.3 逻辑综合器的内部
12.4 viterbi译码器综合
12.5 Verilog与逻辑综合
12.6 VHDL与逻辑综合
12.7 有限状态机综合
12.8 存储器综合
12.9 乘法器
12.10 引擎控制器
12.11 性能驱动的综合
12.12 viterbi译码器的优化
12.13 小结
12.14 习题
12.15 参考书目提要
12.16 参考资料
第13章 仿真
13.1 仿真类型
13.2 比较器/mux举例
13.3 逻辑系统
13.4 逻辑仿真的工作原理
13.5 单元模型
13.6 延迟模型
13.7 静态时序分析
13.8 形式验证
13.9 开关级仿真
13.10 晶体管级仿真
13.11 小结
13.12 习题
13.13 参考书目提要
13.14 参考资料
第14章 测试
14.1 测试的重要性
14.2 边界扫描测试
14.3 故障
14.4 故障模拟
14.5 自动测试图的生成
14.6 扫描测试
14.7 内建自测试
14.8 简单的测试例子
14.9 viterbi译码器举例
14.10 小结
14.11 习题
14.12 参考书目提要
14.13 参考资料
第15章 ASIC结构
15.1 物理设计
15.2 CAD工具
15.3 系统划分
15.4 评估ASIC尺寸
15.5 功耗
15.6 fpga划分
15.7 划分方法
15.8 小结
15.9 习题
15.10 参考书目提要
15.11 参考资料
第16章 布图规划和布局
16.1 布图规划
16.2 布局
16.3 物理设计流程
16.4 信息格式
16.5 小结
16.6 习题
16.7 参考书目提要
16.8 参考资料
第17章 布线
17.1 全局布线
17.2 详细布线
17.3 特殊布线
17.4 电路提取和drc
17.5 小结
17.6 习题
17.7 参考书目提要
17.8 参考文献
附录a VHDL资源
附录b verilog hdl 资源
译后记
光盘服务联系方式: 020-38250260 客服QQ：4006604884
云图客服：
用户发送的提问，这种方式就需要有位在线客服来回答用户的问题，这种 就属于对话式的,问题是这种提问是否需要用户登录才能提问
Video Player
×
Audio Player
×
pdf Player
×
