微信扫一扫,移动浏览光盘
简介
本书把数字逻辑设计、VHDL描述以及使用CAD工具三者相结合，不仅帮助读者掌握数字逻辑的设计原理，还帮助读者掌握先进的设计工具，从而能高效地完成一个设计。
本书附有一张光盘，其中包含Altera公司的CAD工具MAX+plus II(学生版)。该软件工具可以把一个用VHDL描述的设计自动映射到可编程器件，即大容量可编程器件(CPLD)或现场可编程门阵列(FPGA)。学生们可以亲手使用MAX+plus II对本书中VHDL实例以及家庭作业做实验。MAX+plus II是一个功能强大的商业化工具，已经在工业界赢得良好声誉。它提供一个成熟的、对用户友好的程序包，工程师们用它进行设计、模拟、测试并最终实现逻辑电路。
VHDL是一种复杂的语言，本书没有对其做全面介绍，而采用循序渐进的方法引导学习。为了便于学生学习MAX+plus II，本书附有3个不同程度的使用指南。
本书适合作计算机和电子工程等专业本科生及研究生的教材，也可作集成电路设计人员的参考书。
本书兼顾经典的现代的数字电路设计方法。使用简单的逻辑电路介绍基本概念，对这些简单的逻辑电路分别用手工方法和基本于现代CAD技术进行设计。在有了基本概念之后，又用CAD工具设计更加复杂而实用的电路。
本书的主要特点是：
·大量的详细实例，从仅含少量基本的逻辑电路到像简单处理器那样的数字系统。
·深入介绍现代数字电路技术，包括CMOS电路和可编程逻辑器件(CPLD和FPGA)。
·以IEEE标准硬件描述语言完整地叙述设计技术。对该语言的介绍方法尽量使初学设计者容易理解。
·本书带有Altera公司的CAD设计系统Max-pluss II(CD-ROM光盘)，还附有一系列包括详细设计步骤的使用指南。在CD-ROM光盘中包含书中出现的所有例子。
·本书的联机学习中心通过因特网提供本书演示文件形式(PowerPoint格式)的图、更多的习题、本书的章节样本、习题指导可供访问，网址为www．mhhe．com／brownvranesic。
目录
第1章设计概念
1.1数字硬件
1.1.1标准芯片
1.1.2可编程逻辑器件
1.1.3全定制设计芯片
1.2设计过程
1.3数字硬件的设计
1.3.1基本设计周期
1.3.2数字硬件单元的设计
1.4本书的逻辑电路设计
1.5理论与实际
参考文献
第2章逻辑电路导论
2.1变量与函数
2.2反相
2.3真值表
2.4逻辑门与网络
2.4.1逻辑网络的分析
2.5布尔代数
2.5.1文氏图
.2.5.2记号与术语
2.5.3运算的优先级
2.6用与门、或门和非门进行综合
2.6.1积之和形式与和之积形式
2.7设计实例
2.7.1三路灯控制
2.7.2多路器电路
2.8cad工具简介
2.8.1设计输入
2.8.2综合
2.8.3功能模拟
2.8.4小结
2.9vhdl简介
2.9.1用vhdl表示数字电路
2.9.2如何写简单vhdl代码
2.9.3如何写vhdl代码
2.10结论
习题
参考文献
第3章实现技术
3.1晶体管开关
3.2nmos逻辑门
3.3cmos逻辑门
3.3.1逻辑门电路的速度
3.4负逻辑系统
3.5标准芯片
3.5.17400系列标准芯片
3.6可编程逻辑器件
3.6.1可编程逻辑阵列pla
3.6.2可编程阵列逻辑pal
3.6.3对pla和pal编程
3.6.4复合可编程逻辑器件cpld
3.6.5现场可编程门阵列
3.6.6使用cad工具在cpld和fpga中实现电路
3.7客户定制芯片、标准单元和门阵列
3.8实际特性
3.8.1金属氧化物场效应晶体管的制造和特性
3.8.2mosfet的导通电阻
3.8.3逻辑门的电平
3.8.4噪声容限
3.8.5逻辑门的动态运行
3.8.6逻辑门的功耗
3.8.7通过晶体管开关传送1和0
3.8.8逻辑门的扇入和扇出
3.9传输门
3.9.1异或门
3.9.2多路器电路
3.10可编程器件(spld.cpld和fpga)的实现细节
3.10.1fpga的实现
3.11结束语
习题
参考文献
第4章逻辑函数的优化实现
4.1卡诺图
4.2最小化的策略
4.2.1名词术语
4.2.2最小化过程
4.3和之积形式的最小化
4.4不完全规定函数
4.5多输出电路
4.6与非门和或非门组成的逻辑网络
4.7多级综合
4.7.1提取公因子
4.7.2功能分解
4.7.3多级与非和或非电路
4.8多级电路分析
4.9立方体表示法
4.9.1立方体和超立方体
4.10使用立方体表示法对函数最小化
4.10.1产生质蕴涵项
4.10.2确定必要质蕴涵项
4.10.3求最小覆盖的完整过程
4.11一些实际问题
4.12cad工具
4.12.1逻辑综合和优化
4.12.2物理设计
4.12.3时序模拟
4.12.4设计流程小结
4.12.5由vhdl代码综合而得的电路实例
4.13小结
习题
参考文献
第5章数的表示方法和算术运算电路
5.1数的位置表示法
5.1.1无符号整数
5.1.2十进制系统和二进制系统之间的转换
5.1.3八进制和十六进制数的表示方法
5.2无符号数的加法运算
5.2.1全加器的分解
5.2.2行波进位加法器
5.2.3设计实例
5.3有符号数
5.3.1负数
5.3.2加法和减法
5.3.3加法器、减法器
5.3.4基数补码方案
5.3.5算术运算的一般观察
5.3.6电路的性能
5.4快速加法器
5.4.1先行进位加法器
5.5使用cad工具设计算术运算电路
5.5.1使用原理图编辑器设计算术运算电路
5.5.2使用vhdl设计算术运算电路
5.5.3vhdl代码中表示数字方法
5.5.4算术赋值语句
5.6乘法
5.6.1无符号数的阵列乘法器
5.6.2有符号数的乘法
5.?数的其他表示方法
5.7.1定点数
5.7.2浮点数
5.7.3二-十进制表示法
5.8ascii字符代码
习题
参考文献
第6章组合电路积木块
6.1多路器
6.1.1以多路器为元件的逻辑综合
6.1.2使用香农展开的多路器综合
6.2译码器
6.2.1多路分解器
6.3编码器
6.3.1二进制编码器
6.3.2优先级编码器
6.4代码转换器
6.5算术比较电路
6.6用vhdl设计组合逻辑电路
6.6.1赋值语句
6.6.2选择信号赋值语句
6.6.3条件信号赋值语句
6.6.4for生成语句
6.6.5并行和顺序赋值语句
6.6.6进程语句
6.6.7case语句
6.7结束语
习题
参考文献
第7章触发器、寄存器、计数器和一个简单的处理器
7.1基本的锁存器
7.2sr选通锁存器
7.2.1用与非门组成选通rs锁存器
7.3选通d锁存器
7.3.1传输延迟的影响
7.4主—从触发器和边沿触发d触发器
7.4.1主—从d触发器
7.4.2边沿触发的d触发器
7.4.3带有清0和预置信号的d触发器
7.5t触发器
7.5.1可配置的触发器
?.6jk触发器
7.7术语小结
?.8寄存器
7.8.1移位寄存器
7.8.2并行存取的移位寄存器
7.9计数器
7.9.i异步计数器
7.9.2同步计数器
7.9.3具有并行加载功能的计数器
7.10同步清0
7.11其他类型的计数器
7.11.1二—十进制计数器
7.11.2环形计数器
7.11.3johnson计数器
7.11.4关于计数器设计的评述
7.12用cad／12具设计含存储元件的电路
7.12.1用图形编辑器设计含存储元件的电路
7.12.2在vhdl代码中使用锁存器和触发器
7.12.3用vhdl的jj匝序语句描述存储元件
7.13用cad具设计包含寄存器和计数器的电路
7.13.1用图形编辑器设计包含寄存器和计数器的电路
7.13.2用vhdl描述含寄存器和计数器的电路
7.13.3使用vhdl的顺序语句描述寄存器和计数器
7.14设计实例
7.14.1总线结构
7.14.2简单的处理器
7.14.3反应计时器
7.15小结
习题
参考文献
第8章同步时序电路
8.1基本设计步骤
8.1.1状态图
8.1.2状态表
8.1.3状态分配
8.1.4选择触发器得到次态和输出表达式
8.1.5时序图
8.1.6设计步骤小结
8.2状态分配问题
8.2.1一热态位编码
8.3mealy状态模型
8.4用cad工具设计有限状态机
8.4.1用vhdl描述moore型有限状态机
8.4.2vhdl代码的综合
8.4.3电路的模拟与测试
8.4.4另一种风格的vhdl代码
8.4.5使用cad工具的设计步骤小结
8.4.6用vhdl代码指定状态分配
8.4.?用vhdl描述mealy型有限状态机
8.5串行加法器实例
8.5.1串行加法器的mealy型有限状态机
8.5.2串行加法器的moore型有限状态机
8.5.3串行力d法器的vhdl代码
8.6状态最小化
8.6.1划分最小化过程
8.6.2不完全规定有限状态机
8.?用时序电路的方法设计计数器
8.7.1模8计数器的状态图和状态表
8.7.2状态分配
8.7.3用d触发器实现
8.7.4用jk触发器实现
8.7.5实例——另一种计数器
8.8仲裁器电路的有限状态机
8.8.1仲裁器电路的实现
8.8.2减小状态机的输出延迟
8.8.3小结
8.9同步时序电路的分析
8.10算法状态机(asm)流程图
8.11时序电路的形式模型
8.12结束语
习题
参考文献
第9章异步时序电路
9.1异步行为
9.2异步电路分析
9.3异步电路综合
9.4状态化简
9.5状态分配
9.5.1迁移图
9.5.2利用未指定的次态项
9.5.3利用附加状态变量的状态分配
9.5.4一热态位状态分配
9.6冒险
9.6.1静态冒险
9.6.2动态冒险
9.6.3冒险的影响
9.7一个完整的设计实例
9.7.1自动售货机控制器
9.8本章小结
习题
参考文献
第10章数字系统设计
10.1积木块电路
10.1.1带使能输入的触发器和寄存器
10.1.2带有使能输入的移位寄存器
10.1.3静态随机访问存储器(sram)
10.1.4pld中的sram模块
10.2设计实例
10.2.1位计数器电路
10.2.2含有时间信息的算法状态图
10.2.3移位加乘法器
10.2.4除法器
10.2.5算术平均数
10.2.6排序操作
10.3时钟同步
10.3.1时钟偏移
10.3.2触发器的时间参数
10.3.3触发器的异步输入
10.3.4消除开关抖动
10.4结论
习题
参考文献
第11章逻辑电路的测试
11.1故障模型
11.1.1固定故障
11.1.2单故障与多故障
11.1.3cmos电路
11.2测试集的复杂性
11.3路径敏化
11.3.1指定故障的检测
11.4树型结构的电路
11.5随机测试
11.6时序电路的测试
11.6.1可测性设计
11.7内建自测试
11.7.1内建逻辑块观察器
11.7.2名标分析
11.7.3边界扫描
11.8印制电路板
11.8.1pcb的测试
11.8.2测试设备
11.9本章小结
习题
参考文献
附录avhdl简介
附录b使用指南1
附录c使用指南2
附录d使用指南3
附录e商业器件
附录f英汉词汇对照表
1.1数字硬件
1.1.1标准芯片
1.1.2可编程逻辑器件
1.1.3全定制设计芯片
1.2设计过程
1.3数字硬件的设计
1.3.1基本设计周期
1.3.2数字硬件单元的设计
1.4本书的逻辑电路设计
1.5理论与实际
参考文献
第2章逻辑电路导论
2.1变量与函数
2.2反相
2.3真值表
2.4逻辑门与网络
2.4.1逻辑网络的分析
2.5布尔代数
2.5.1文氏图
.2.5.2记号与术语
2.5.3运算的优先级
2.6用与门、或门和非门进行综合
2.6.1积之和形式与和之积形式
2.7设计实例
2.7.1三路灯控制
2.7.2多路器电路
2.8cad工具简介
2.8.1设计输入
2.8.2综合
2.8.3功能模拟
2.8.4小结
2.9vhdl简介
2.9.1用vhdl表示数字电路
2.9.2如何写简单vhdl代码
2.9.3如何写vhdl代码
2.10结论
习题
参考文献
第3章实现技术
3.1晶体管开关
3.2nmos逻辑门
3.3cmos逻辑门
3.3.1逻辑门电路的速度
3.4负逻辑系统
3.5标准芯片
3.5.17400系列标准芯片
3.6可编程逻辑器件
3.6.1可编程逻辑阵列pla
3.6.2可编程阵列逻辑pal
3.6.3对pla和pal编程
3.6.4复合可编程逻辑器件cpld
3.6.5现场可编程门阵列
3.6.6使用cad工具在cpld和fpga中实现电路
3.7客户定制芯片、标准单元和门阵列
3.8实际特性
3.8.1金属氧化物场效应晶体管的制造和特性
3.8.2mosfet的导通电阻
3.8.3逻辑门的电平
3.8.4噪声容限
3.8.5逻辑门的动态运行
3.8.6逻辑门的功耗
3.8.7通过晶体管开关传送1和0
3.8.8逻辑门的扇入和扇出
3.9传输门
3.9.1异或门
3.9.2多路器电路
3.10可编程器件(spld.cpld和fpga)的实现细节
3.10.1fpga的实现
3.11结束语
习题
参考文献
第4章逻辑函数的优化实现
4.1卡诺图
4.2最小化的策略
4.2.1名词术语
4.2.2最小化过程
4.3和之积形式的最小化
4.4不完全规定函数
4.5多输出电路
4.6与非门和或非门组成的逻辑网络
4.7多级综合
4.7.1提取公因子
4.7.2功能分解
4.7.3多级与非和或非电路
4.8多级电路分析
4.9立方体表示法
4.9.1立方体和超立方体
4.10使用立方体表示法对函数最小化
4.10.1产生质蕴涵项
4.10.2确定必要质蕴涵项
4.10.3求最小覆盖的完整过程
4.11一些实际问题
4.12cad工具
4.12.1逻辑综合和优化
4.12.2物理设计
4.12.3时序模拟
4.12.4设计流程小结
4.12.5由vhdl代码综合而得的电路实例
4.13小结
习题
参考文献
第5章数的表示方法和算术运算电路
5.1数的位置表示法
5.1.1无符号整数
5.1.2十进制系统和二进制系统之间的转换
5.1.3八进制和十六进制数的表示方法
5.2无符号数的加法运算
5.2.1全加器的分解
5.2.2行波进位加法器
5.2.3设计实例
5.3有符号数
5.3.1负数
5.3.2加法和减法
5.3.3加法器、减法器
5.3.4基数补码方案
5.3.5算术运算的一般观察
5.3.6电路的性能
5.4快速加法器
5.4.1先行进位加法器
5.5使用cad工具设计算术运算电路
5.5.1使用原理图编辑器设计算术运算电路
5.5.2使用vhdl设计算术运算电路
5.5.3vhdl代码中表示数字方法
5.5.4算术赋值语句
5.6乘法
5.6.1无符号数的阵列乘法器
5.6.2有符号数的乘法
5.?数的其他表示方法
5.7.1定点数
5.7.2浮点数
5.7.3二-十进制表示法
5.8ascii字符代码
习题
参考文献
第6章组合电路积木块
6.1多路器
6.1.1以多路器为元件的逻辑综合
6.1.2使用香农展开的多路器综合
6.2译码器
6.2.1多路分解器
6.3编码器
6.3.1二进制编码器
6.3.2优先级编码器
6.4代码转换器
6.5算术比较电路
6.6用vhdl设计组合逻辑电路
6.6.1赋值语句
6.6.2选择信号赋值语句
6.6.3条件信号赋值语句
6.6.4for生成语句
6.6.5并行和顺序赋值语句
6.6.6进程语句
6.6.7case语句
6.7结束语
习题
参考文献
第7章触发器、寄存器、计数器和一个简单的处理器
7.1基本的锁存器
7.2sr选通锁存器
7.2.1用与非门组成选通rs锁存器
7.3选通d锁存器
7.3.1传输延迟的影响
7.4主—从触发器和边沿触发d触发器
7.4.1主—从d触发器
7.4.2边沿触发的d触发器
7.4.3带有清0和预置信号的d触发器
7.5t触发器
7.5.1可配置的触发器
?.6jk触发器
7.7术语小结
?.8寄存器
7.8.1移位寄存器
7.8.2并行存取的移位寄存器
7.9计数器
7.9.i异步计数器
7.9.2同步计数器
7.9.3具有并行加载功能的计数器
7.10同步清0
7.11其他类型的计数器
7.11.1二—十进制计数器
7.11.2环形计数器
7.11.3johnson计数器
7.11.4关于计数器设计的评述
7.12用cad／12具设计含存储元件的电路
7.12.1用图形编辑器设计含存储元件的电路
7.12.2在vhdl代码中使用锁存器和触发器
7.12.3用vhdl的jj匝序语句描述存储元件
7.13用cad具设计包含寄存器和计数器的电路
7.13.1用图形编辑器设计包含寄存器和计数器的电路
7.13.2用vhdl描述含寄存器和计数器的电路
7.13.3使用vhdl的顺序语句描述寄存器和计数器
7.14设计实例
7.14.1总线结构
7.14.2简单的处理器
7.14.3反应计时器
7.15小结
习题
参考文献
第8章同步时序电路
8.1基本设计步骤
8.1.1状态图
8.1.2状态表
8.1.3状态分配
8.1.4选择触发器得到次态和输出表达式
8.1.5时序图
8.1.6设计步骤小结
8.2状态分配问题
8.2.1一热态位编码
8.3mealy状态模型
8.4用cad工具设计有限状态机
8.4.1用vhdl描述moore型有限状态机
8.4.2vhdl代码的综合
8.4.3电路的模拟与测试
8.4.4另一种风格的vhdl代码
8.4.5使用cad工具的设计步骤小结
8.4.6用vhdl代码指定状态分配
8.4.?用vhdl描述mealy型有限状态机
8.5串行加法器实例
8.5.1串行加法器的mealy型有限状态机
8.5.2串行加法器的moore型有限状态机
8.5.3串行力d法器的vhdl代码
8.6状态最小化
8.6.1划分最小化过程
8.6.2不完全规定有限状态机
8.?用时序电路的方法设计计数器
8.7.1模8计数器的状态图和状态表
8.7.2状态分配
8.7.3用d触发器实现
8.7.4用jk触发器实现
8.7.5实例——另一种计数器
8.8仲裁器电路的有限状态机
8.8.1仲裁器电路的实现
8.8.2减小状态机的输出延迟
8.8.3小结
8.9同步时序电路的分析
8.10算法状态机(asm)流程图
8.11时序电路的形式模型
8.12结束语
习题
参考文献
第9章异步时序电路
9.1异步行为
9.2异步电路分析
9.3异步电路综合
9.4状态化简
9.5状态分配
9.5.1迁移图
9.5.2利用未指定的次态项
9.5.3利用附加状态变量的状态分配
9.5.4一热态位状态分配
9.6冒险
9.6.1静态冒险
9.6.2动态冒险
9.6.3冒险的影响
9.7一个完整的设计实例
9.7.1自动售货机控制器
9.8本章小结
习题
参考文献
第10章数字系统设计
10.1积木块电路
10.1.1带使能输入的触发器和寄存器
10.1.2带有使能输入的移位寄存器
10.1.3静态随机访问存储器(sram)
10.1.4pld中的sram模块
10.2设计实例
10.2.1位计数器电路
10.2.2含有时间信息的算法状态图
10.2.3移位加乘法器
10.2.4除法器
10.2.5算术平均数
10.2.6排序操作
10.3时钟同步
10.3.1时钟偏移
10.3.2触发器的时间参数
10.3.3触发器的异步输入
10.3.4消除开关抖动
10.4结论
习题
参考文献
第11章逻辑电路的测试
11.1故障模型
11.1.1固定故障
11.1.2单故障与多故障
11.1.3cmos电路
11.2测试集的复杂性
11.3路径敏化
11.3.1指定故障的检测
11.4树型结构的电路
11.5随机测试
11.6时序电路的测试
11.6.1可测性设计
11.7内建自测试
11.7.1内建逻辑块观察器
11.7.2名标分析
11.7.3边界扫描
11.8印制电路板
11.8.1pcb的测试
11.8.2测试设备
11.9本章小结
习题
参考文献
附录avhdl简介
附录b使用指南1
附录c使用指南2
附录d使用指南3
附录e商业器件
附录f英汉词汇对照表
数字逻辑与VHDL设计
- 名称
- 类型
- 大小
光盘服务联系方式: 020-38250260 客服QQ：4006604884
云图客服：
用户发送的提问，这种方式就需要有位在线客服来回答用户的问题，这种 就属于对话式的,问题是这种提问是否需要用户登录才能提问
Video Player
×
Audio Player
×
pdf Player
×
亲爱的云图用户，
光盘内的文件都可以直接点击浏览哦
无需下载，在线查阅资料！
