Xilinx FPGA设计权威指南

第1章xilinx fpga设计流程

1．1设计流程

1．2设计输入和综合

1．3设计实现

1．4设计验证

1．5ip核复用技术

第2章xilinx fpga结构及分类

2．1cpld原理及结构

2．2fpga原理及结构

2．3xilinx可编程逻辑器件分类

2．4xilinx配置存储器

第3章hdl高级设计技术

3．1hdl语言

3．2混合语言设计支持

3．3层次化设计

3．4选择数据类型(只限于vhdl)

3．5使用timescale指令(只限于verilog)

3．6if和case描述比较

3．7逻辑结构设计

.3．8逻辑复制和复用技术

3．9并行和流水技术

3．10同步和异步单元处理技术

3．11控制信号

3．12寄存器／锁存器和ram的初始状态

3．13有限自动状态机设计

3．14存储器的实现

3．15移位寄存器的实现

3．16多路复用器的实现

3．17i／o寄存器的实现

3．18算术运算的实现

3．19扩展的dsp推断

3．20计数器和累加器的实现

3．21属性／约束及传递

3．22例化元件和fpga原语

第4章基于hdl设计输入

4．1xilinx ise design suite介绍

4．21se开发平台主界面及功能

4．3设计内容和设计原理

4．4创建工程

4．5添加设计文件

第5章基于原理图的设计输入

5．1设计内容和设计原理

5．2创建工程

5．3添加已存在的设计文件

5．4生成所添加文件的rtl符号

5．5创建原理图文件

第6章设计综合和行为仿真

6．1设计综合

6．2行为仿真的实现

第7章设计实现和时序仿真

7．1实现过程

7．2设计约束原理

7．3引脚约束的实现

7．4时序约束的实现

7．5实现属性参数设置选项功能

7．6设计翻译

7．7设计映射

7．8布局布线

7．9时序仿真实现

7．10xpower功耗分析

第8章设计下载

8．1可编程逻辑器件配置接口

8．2配置属性

8．3编程文件生成

8．4使用jtag模式配置器件

8．5使用bpi模式配置器件

8．6使用spi模式配置器件

第9章chipscope pro调试工具

9．1chipscope pro调试工具

9．2chipscope pro核

9．3chipscope pro核插入器使用

第10章可重配置技术

10．1可重配置

10．2部分可重配置设计流程

10．3应用时序约束并实现分析

第11章处理器系统可重配置实现

11．1使用icap实现重配置处理器外设

11．2定制icap处理器重配置用户逻辑

11．3定制hwicap重配置fsl外设

11．4重配置音频滤波器

第12章基子ise的数字／模拟混合系统设计

12．1数字／模拟混合系统的设计

12．2模拟／数字混合系统的设计

12．3数字／模拟混合系统的设计

第13章基于双摄像头的hdmi视频系统的实现

13．1vmodcam的工作原理

13．2基于fpga的双摄像头控制器的实现

第14章基于system generator的数字系统建模

14．1system generator概述

14．2xilinx blockset和xilinx reference blockset

14．3system generator设计流程的实现

14．4编译matlab到fpga

14．5fir滤波器的设计与实现

附录nexys3的原理图